论文部分内容阅读
为了改善数字通信系统的同步性能,保证系统工作稳定、可靠,对锁相环电路进行了研究.在分析模拟锁相环缺点的基础上,介绍了数字锁相环的工作原理,并用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计过程及仿真结果,得到了该系统的顶层电路.实验及仿真结果表明,数字锁相环是解决同步问题的重要措施之一.