论文部分内容阅读
构建了面向H．264视频编码器的SoC验证平台，采用FPGA原型系统完成H．264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台，并在此基础上集成H．264硬件编码模块；根据H．264编码器的数据流要求，设计了运行输入／宏块顺序输出的多端口SDRAM控制器；移植了μC／OS—Ⅱ实时操作系统和／μC／TCP—IP协议栈，用于输出编码后比特流。