论文部分内容阅读
新一代视频压缩编码标准H.264引入环路滤波器来去除解码图像的方块效应,根据去方块滤波的特点,提出了一种环路滤波器的硬件实现结构,通过改进滤波算法,优化的缓冲区管理方式和流水线设计,提高了环路滤波器的处理效率和数据的吞吐能力。该硬件结构通过了RTL级仿真和综合,并在Spartan3 XC3S2000的FPGA平台上进行了验证,在133MHz工作频率下可以满足H.264标准Baseline档次30帧/秒分辨率为352×288标准视频序列的实时解码。