论文部分内容阅读
基于单电子晶体管(SET)的I-V特性和CMOS数字电路的设计思想,提出了一种由28个互补型SET构成的全加器电路结构.该全加器优点为:简化了"P-SET"逻辑块;通过选取一组参数使输入和输出高低电平都接近于0.02 mV和0 mV,电压兼容性好;延迟时间短,仅为0.24 ns.SPICE宏模型仿真结果验证了它的正确性.