论文部分内容阅读
由于状态机不仅是一种电路的描述工具，而且也是一种思想方法，因而在电路设计的系统级和RTL级有着广泛的应用。如何编写出高质量、易维护和可复用的RTL级代码，这既对硬件工程师提出了新的挑战，又对硬件描述语言的抽象层次、语义及语法也提出了更高的要求。本文详细描述了如何使用新的System Verilog来构建FSM的寄存器传输级（RTL）编码技术，并且将现存有效的RTL编码风格与新的增强的SystemVeritog编码风格进行比较，以显示System Verilog在构建FSM中的优势。