论文部分内容阅读
摘 要：随着我国科学技术不断发展，当今节能低耗已经成为了我国各个产业的必然发展趋势。音频数模转换器芯片内部低功耗设计作为当今行业非常关注的问题。本文提出一种0.35μmCMOS技术，应用了24位采样率为44.1KHz的音频数模转换器芯片实现低功耗设计，应用了FIR/IIR滤波器直接电荷转换开关电容，使用一个在放大器，之后通过滤波器转换输入数字信号，从而实现最终的低耗设计。
关键词：音频数模转换器；芯片；低功耗；设计
在科学技术时代下，地方近音频数模转换器也逐渐朝向节能低耗方面发展。从如今发展现状来看，多数的DAC芯片都应用了delta-sigma结构，这样可以提高音频采样率以及音频整形，减少了音频系统运行效率而提高运行精度。该项设计手段可以有效提高数字电路性能，可以控制模拟电路面积、减少系统的复杂度。但是在实际应用当中依然不够完善，这时由于在芯片设计当中，很多造成裕度都会转到模拟电路系统，由此可见，模拟电路会对整机电路性能造成影响。
1 整体设计思路
為了能够提高音频数模转换器的采集效率，需要在DAC中增加低功耗的开关电容DAC，但如果应用传统DAC，需要进一步降低KT/C噪声，势必会导致大电容的面积有所增加，减少了转换器芯片损耗。而开关电容模式可以很好的解决这一问题，该模式会大大降低电容面积的功耗，从而减少KT/C的噪声和功耗。
从结合层面出发，整个音频数模转换器DAC芯片实则与SNRout和带外噪声有着直接关联，驱动电路直接受到其数值大小的效应。所以，想要加强SNRout，降低带外噪声是必然的，这样会有所增加滤波器结构的复杂性，也会加强电路功耗与面积。这时可以考虑FIR/IIR滤波器，这样可以降低噪声、提高线性度、减少影响。
2 电路结构
本文主要是采用了直接电荷转移开关电容，并配合上开关电容重建滤波器低耗设计将模式。在DAC当中加入035μmCMOS技术，配合上24位44.1KHz的delta-sigma音频芯片。整体系统可以划分为两个部分，即数字部分和模拟部分。整体思路为“DIN→64×内插滤波器→4阶DSM→15级DAC由LP→AO”（如图1）。
在模拟设计部分当中，重点的设计内容是DAC和后置滤波器。在正常设计时，想要减少运行中的功耗，应多家考虑SCDAC结构，相比普通的DAC电流设计模式，SC结构可以有效减少时针抖动敏感度。采用SCDAC过程中，为了避免面积过小无法匹配以及降低KT/C噪声，所以还是需要增加电容面积，但此对策可以增加损耗。所以在整个系统当中，采样、反馈电容都要重点考虑SC。
将模拟滤波器设置在整个系统当中可以实现平滑输入数字位流，减少带外噪声，但是不能影响信号敏感度，符合实际设计标准。相比收入1位数字，多位输入会更好的将电荷注入到虚拟地当中。这样会减少输入跨度，所以在很大程度上放大了器摆率的要求，加入输入信号强度较弱，也会降低放大器摆率要求。
3 DTC设计
在DTC技术应用中，主要是为了将输入电容直接转移到电荷积分电容当中，所以电容中不需要提供电流，该项技术非常适用于DAC系统。并且DCT还可以改善效率与噪声间的关系与矛盾机，可以忽略电容回转部位上的消耗问题，总功耗直接与地板电容消耗有着直接关系。在本系统当中，电容直接电荷会传输到反馈电路当中，不对对输出电荷造成明显影响。
在音频DAC当中，DCT-SC DAC作为采用数据以及时间信号连接的接口，系统当中的非线性输入转化成后置滤波器的输入噪声，容易出现音频失真等情况，且较为严重。这里就能够充分发挥DCTSCDAC结构作用。应用开关电容时，需要控制构建时间，而时钟抖动与模拟电平不会相互影响。连续时间电路中，通过时钟抖动会产生随机信号，会影响信号输出跨度，把所输出的高频率化噪声转移到通带当中。在DAC中增设Chold时，可以将低通滤波增加到传输函数中，实现降低了高频量噪声的目标。通过检测调查可以发现，Chold采样量更高，相当于总采样电容的两倍，截止频率为177kHz，时钟抖动频率也增加了12dBSNR。
4 SCF设计
DAC滤波器设置中，要确保运行的实际阈值控制在动态范围内，即DR和SNRout下，最大程度上降低功耗和面积。这里需要从两个方面出发，即DR直接关乎到了信号带噪声，可以模拟部分噪声与热燥声；而SNRout与信号带外噪声有直接关系，这是由于模拟滤波器会直接决定良好噪声。充分考虑这两项数值，带外滤波需要有更多的模拟滤波器，这会提高带内噪声，减少DR。而低耗设计需要在保证面积符合标准的情况下实现低噪声的目标，采用一个运放结构。其中，主要是以数字信号为主，SNRout通过模拟滤波器输入中的FIR滤波即可满足实际标准。
15级混合与后置滤波SC DAC（如图2），为了能够降低电容不匹配等问题，15位数字信号要先经过DEM模块。采用电路全差分结构形式，采用时钟陪你率2.822MHz，并且不同电容序列当中加入了15个电容，并一一对应始终时刻，通过所输入的数据信息进行采样，在对应的时刻电容的放样输入与输出会并联。其中，输入主要是由于反馈路径分配电荷确定。而在SC电路离散以及时间接口位置上，积分非线性会直接决定失真性，并不是和时钟相位末端直接联系。这里的非线性因素主要包含SR限制、电荷注入、RC时间常数，但这些影响因素通过人工调节可以缓解和降低。例如采用DCT结构即可减少此类问题。为了能够减少电荷注入影响，可以考虑采用4相非交叠时钟。
每半个差分电路当中有两个电容序列，其中，（1）DEM输出数据标准展开控制；（2）延迟一周数据控制。FIR滤波器的传输函数主要是由KT/C噪声直接决定，可以采样电容划分成为两个不同增加功率。这样面积上也会有所增加。反馈电容会产生一个低通滤波函数，主要是采样电容和反馈电容比值确定。整个系统中电荷是直接转移形式，因此采样电容不会出现运放负载问题。运放负载主要是采样和反馈电容底板决定，底板电容量与电路电容的比值为15：1，这样就会大大减少对SC尺寸的影响。而输入驱动需求直接决定了运放功耗，这是由于本设计是通过SC DAC直接驱动了音频DAC外部电路。 5 运放设计
当今常见的高速高增益放大器种类有很多，主流的类型有折叠式共源共栅、套筒式共源共栅、无尾电流套筒共源共栅。其中，套筒式在通过实际应用中具有功耗低、频率高等特点，相比折叠式具有更高的带宽和直流增益，并且管数较少，芯片面积相对更小一些。缺点是输入共模、输出摆幅小。因为套筒式放大器存在此类问题，即使取到了尾电流源形式，但是FSRR和CMRR同样无法发挥相应的作用，GB和稳定时间对输入共模和电压变化十分敏感。但是折叠式套筒可以实现高输出摆幅，所以在日常应用中较为广泛，但也正是这种折叠形式，对电流量要求更高，从而提高了功耗量，再加上输入管信号电路是并联形态，输出电阻通常要低于套筒运放，直流增益也有所减少。
通过综合考虑电路中的输入/出的范围以及FSRR、CMRR要求，可以采用折叠共源共栅两级方法。二级采用了AB类型，这样即可解决效率与出入摆幅的亲故康，也可以提高增益、动态范围。为了可以有效降低噪声以及1/f噪声，可以采用大输入管，规格为400μ/0.8μ；大尾电流管9μ/3μ。偏置电流控制在500μA。针对全差分结构运放来说，需要特别关注高增益的情况，输出共模电平与器件特性和失配十分敏感。所以共模反馈电路是整个系统中非常重要的一部分，因此应用开关电容。
6 结论
本文提出了一种直接电荷转移开关电容技术与开关电容重建滤波器低耗的DAC设计方案。通过试验表明，整体设计系统的dc增益为108dB、GBW为50MHz、PM55°、SR为85V/μs、功耗为12mW、建立时间为70ns。整个系统可以在2.811MHz的条件直接运行。并且保持谐波抑制与达到了100dB。符合最初的设计标准。
参考文献：
[1]程媛媛，杨文荣.音频数模转换器芯片内部低功耗的设计[J].计算机测量与控制，2007，15（11）：1584-1586.
[2]张昊.低功耗、高精度音频数模转换器的设计与实现[D].浙江大学，2011.
[3]梁帅，卫宝跃，刘昱，等.24位低功耗音頻Sigma-Delta数模转换器数字前端实现[J].微电子学与计算机，2015，32（5）：36-40.
[4]柯强，卫宝跃，梁帅，等.一种基于反相器的音频应用低功耗Sigma-Delta模数转换器[J].微电子学与计算机，2016，33（8）：24-28.
[5]梁国.基于65nm工艺的高性能音频∑△模数转换器的研究与实现[D].浙江大学，2012.
关键词：音频数模转换器；芯片；低功耗；设计
在科学技术时代下，地方近音频数模转换器也逐渐朝向节能低耗方面发展。从如今发展现状来看，多数的DAC芯片都应用了delta-sigma结构，这样可以提高音频采样率以及音频整形，减少了音频系统运行效率而提高运行精度。该项设计手段可以有效提高数字电路性能，可以控制模拟电路面积、减少系统的复杂度。但是在实际应用当中依然不够完善，这时由于在芯片设计当中，很多造成裕度都会转到模拟电路系统，由此可见，模拟电路会对整机电路性能造成影响。
1 整体设计思路
為了能够提高音频数模转换器的采集效率，需要在DAC中增加低功耗的开关电容DAC，但如果应用传统DAC，需要进一步降低KT/C噪声，势必会导致大电容的面积有所增加，减少了转换器芯片损耗。而开关电容模式可以很好的解决这一问题，该模式会大大降低电容面积的功耗，从而减少KT/C的噪声和功耗。
从结合层面出发，整个音频数模转换器DAC芯片实则与SNRout和带外噪声有着直接关联，驱动电路直接受到其数值大小的效应。所以，想要加强SNRout，降低带外噪声是必然的，这样会有所增加滤波器结构的复杂性，也会加强电路功耗与面积。这时可以考虑FIR/IIR滤波器，这样可以降低噪声、提高线性度、减少影响。
2 电路结构
本文主要是采用了直接电荷转移开关电容，并配合上开关电容重建滤波器低耗设计将模式。在DAC当中加入035μmCMOS技术，配合上24位44.1KHz的delta-sigma音频芯片。整体系统可以划分为两个部分，即数字部分和模拟部分。整体思路为“DIN→64×内插滤波器→4阶DSM→15级DAC由LP→AO”（如图1）。
在模拟设计部分当中，重点的设计内容是DAC和后置滤波器。在正常设计时，想要减少运行中的功耗，应多家考虑SCDAC结构，相比普通的DAC电流设计模式，SC结构可以有效减少时针抖动敏感度。采用SCDAC过程中，为了避免面积过小无法匹配以及降低KT/C噪声，所以还是需要增加电容面积，但此对策可以增加损耗。所以在整个系统当中，采样、反馈电容都要重点考虑SC。
将模拟滤波器设置在整个系统当中可以实现平滑输入数字位流，减少带外噪声，但是不能影响信号敏感度，符合实际设计标准。相比收入1位数字，多位输入会更好的将电荷注入到虚拟地当中。这样会减少输入跨度，所以在很大程度上放大了器摆率的要求，加入输入信号强度较弱，也会降低放大器摆率要求。
3 DTC设计
在DTC技术应用中，主要是为了将输入电容直接转移到电荷积分电容当中，所以电容中不需要提供电流，该项技术非常适用于DAC系统。并且DCT还可以改善效率与噪声间的关系与矛盾机，可以忽略电容回转部位上的消耗问题，总功耗直接与地板电容消耗有着直接关系。在本系统当中，电容直接电荷会传输到反馈电路当中，不对对输出电荷造成明显影响。
在音频DAC当中，DCT-SC DAC作为采用数据以及时间信号连接的接口，系统当中的非线性输入转化成后置滤波器的输入噪声，容易出现音频失真等情况，且较为严重。这里就能够充分发挥DCTSCDAC结构作用。应用开关电容时，需要控制构建时间，而时钟抖动与模拟电平不会相互影响。连续时间电路中，通过时钟抖动会产生随机信号，会影响信号输出跨度，把所输出的高频率化噪声转移到通带当中。在DAC中增设Chold时，可以将低通滤波增加到传输函数中，实现降低了高频量噪声的目标。通过检测调查可以发现，Chold采样量更高，相当于总采样电容的两倍，截止频率为177kHz，时钟抖动频率也增加了12dBSNR。
4 SCF设计
DAC滤波器设置中，要确保运行的实际阈值控制在动态范围内，即DR和SNRout下，最大程度上降低功耗和面积。这里需要从两个方面出发，即DR直接关乎到了信号带噪声，可以模拟部分噪声与热燥声；而SNRout与信号带外噪声有直接关系，这是由于模拟滤波器会直接决定良好噪声。充分考虑这两项数值，带外滤波需要有更多的模拟滤波器，这会提高带内噪声，减少DR。而低耗设计需要在保证面积符合标准的情况下实现低噪声的目标，采用一个运放结构。其中，主要是以数字信号为主，SNRout通过模拟滤波器输入中的FIR滤波即可满足实际标准。
15级混合与后置滤波SC DAC（如图2），为了能够降低电容不匹配等问题，15位数字信号要先经过DEM模块。采用电路全差分结构形式，采用时钟陪你率2.822MHz，并且不同电容序列当中加入了15个电容，并一一对应始终时刻，通过所输入的数据信息进行采样，在对应的时刻电容的放样输入与输出会并联。其中，输入主要是由于反馈路径分配电荷确定。而在SC电路离散以及时间接口位置上，积分非线性会直接决定失真性，并不是和时钟相位末端直接联系。这里的非线性因素主要包含SR限制、电荷注入、RC时间常数，但这些影响因素通过人工调节可以缓解和降低。例如采用DCT结构即可减少此类问题。为了能够减少电荷注入影响，可以考虑采用4相非交叠时钟。
每半个差分电路当中有两个电容序列，其中，（1）DEM输出数据标准展开控制；（2）延迟一周数据控制。FIR滤波器的传输函数主要是由KT/C噪声直接决定，可以采样电容划分成为两个不同增加功率。这样面积上也会有所增加。反馈电容会产生一个低通滤波函数，主要是采样电容和反馈电容比值确定。整个系统中电荷是直接转移形式，因此采样电容不会出现运放负载问题。运放负载主要是采样和反馈电容底板决定，底板电容量与电路电容的比值为15：1，这样就会大大减少对SC尺寸的影响。而输入驱动需求直接决定了运放功耗，这是由于本设计是通过SC DAC直接驱动了音频DAC外部电路。 5 运放设计
当今常见的高速高增益放大器种类有很多，主流的类型有折叠式共源共栅、套筒式共源共栅、无尾电流套筒共源共栅。其中，套筒式在通过实际应用中具有功耗低、频率高等特点，相比折叠式具有更高的带宽和直流增益，并且管数较少，芯片面积相对更小一些。缺点是输入共模、输出摆幅小。因为套筒式放大器存在此类问题，即使取到了尾电流源形式，但是FSRR和CMRR同样无法发挥相应的作用，GB和稳定时间对输入共模和电压变化十分敏感。但是折叠式套筒可以实现高输出摆幅，所以在日常应用中较为广泛，但也正是这种折叠形式，对电流量要求更高，从而提高了功耗量，再加上输入管信号电路是并联形态，输出电阻通常要低于套筒运放，直流增益也有所减少。
通过综合考虑电路中的输入/出的范围以及FSRR、CMRR要求，可以采用折叠共源共栅两级方法。二级采用了AB类型，这样即可解决效率与出入摆幅的亲故康，也可以提高增益、动态范围。为了可以有效降低噪声以及1/f噪声，可以采用大输入管，规格为400μ/0.8μ；大尾电流管9μ/3μ。偏置电流控制在500μA。针对全差分结构运放来说，需要特别关注高增益的情况，输出共模电平与器件特性和失配十分敏感。所以共模反馈电路是整个系统中非常重要的一部分，因此应用开关电容。
6 结论
本文提出了一种直接电荷转移开关电容技术与开关电容重建滤波器低耗的DAC设计方案。通过试验表明，整体设计系统的dc增益为108dB、GBW为50MHz、PM55°、SR为85V/μs、功耗为12mW、建立时间为70ns。整个系统可以在2.811MHz的条件直接运行。并且保持谐波抑制与达到了100dB。符合最初的设计标准。
参考文献：
[1]程媛媛，杨文荣.音频数模转换器芯片内部低功耗的设计[J].计算机测量与控制，2007，15（11）：1584-1586.
[2]张昊.低功耗、高精度音频数模转换器的设计与实现[D].浙江大学，2011.
[3]梁帅，卫宝跃，刘昱，等.24位低功耗音頻Sigma-Delta数模转换器数字前端实现[J].微电子学与计算机，2015，32（5）：36-40.
[4]柯强，卫宝跃，梁帅，等.一种基于反相器的音频应用低功耗Sigma-Delta模数转换器[J].微电子学与计算机，2016，33（8）：24-28.
[5]梁国.基于65nm工艺的高性能音频∑△模数转换器的研究与实现[D].浙江大学，2012.