论文部分内容阅读
在高速通信应用中，系统设计人员需要在平衡性能和成本预算的同时优化时钟性能。当选择最佳时钟时，开发人员必须考虑多种影响因素，例如性能、成本、尺寸和输出逻辑等，从事频域工作的人员更关注相位噪声；而从事时域工作的人员则更关注抖动性能。例如在PC主板设计中，优选的时钟信号通常需要分发到多个逻辑输入或位置，大量工作被用于优化时钟性能。