2 0 1 4年3月，早春的上海，突然造访的Synopsys公司董事长兼全球联合首席执行官A a r t de Geus博士在这里面向中国大陆的专业媒体，率先做了一系列针对IC设计、验证和仿真的重要产品发布，为面对复杂SoC芯片设计的工程师解决挑战提供了全新的解决方案。
　　Aart de Geus博士首先介绍的是业界最快的仿真系统ZeBu Server-3，新的Synopsys ZeBu Server-3构建在经过验证的ZeBu Server架构之上，它将性能提高了多达4倍，并使容量提升了3倍。这一等级的性能有助于系统级芯片（SoC）开发团队加快硬件/软件开发初启（bring-up）、启动操作系统（OS）和全芯片验证，实现更快的上市时间。另外，ZeBu Server-3还带有完整信号可视性和集成Verdi3？ 系统的综合调试功能，其先进的使用模式包括电源管理验证以及带有虚拟原型技术的混合仿真，支持架构优化和软件开发。
　　导致游戏规则发生改变的IC Compiler II布局和布线解决方案，这是Aart博士带来的第二个新产品。IC Compiler II是一种全功能的布局布线系统，其核心是一种全新的多线程基础架构，能够处理例化单元数量大于5亿的设计。为了充分体现其“可重新思考、可重新构建和可重新使用”的开发策略，IC Compiler II基于行业标准的输入和输出格式，以及熟悉的界面和工艺技术文件，同时引进了创新设计存储功能。IC Compiler II从开发之初就关注全芯片级设计，部署新颖的设计规划功能，并使其性能提升了10倍，内存占用则减少了5倍。这使设计人员能够快速地评估多种可选芯片布局方案，以确定设计实现的最佳起点。
　　Aart de Geus博士带来的第三个好消息是，其Verification Compiler验证编译器解决方案开始供货。Verifcation Compiler是一种将新一代验证技术集成到一起的完整产品组合，其中包括先进调试、静态和形式验证、仿真、验证IP以及覆盖率收敛。将这些技术集成到一起实现了性能的5倍提升，同时调试效率也得到了大幅度的提高，使SoC设计和验证团队用同一个产品就能创建一种具有完整功能的验证流程。通过把新一代技术、集成化流程和独特的并发验证许可模型结合在一起，使Verifcation Compiler能够将整体产能提高3倍，直接解决了日益突出的SoC上市时间挑战。