论文部分内容阅读
本文采用补码分布式算法，简化了有符号数、无符号数以及混合符号数的乘加减运算，通过改进累加器树结构、全加器逻辑电路，设计了一种新型乘累加器结构。通过Ahera公司的EPIC3T144C8实现了该乘累加器6个9位有符号操作数的乘累加运算的功能和时序仿真，结果证明了该算法的有效性。该设计解决了常规DA分布式算法系数不能更新和占用大量RAM资源的缺点，可以应用到数字滤波器设计中，也可以作为快速的运算单元应用到DSP数字信号处理器中。