论文部分内容阅读
由于FPGA的种种优点，越来越多的电子设计师在初次设计电子产品时选择FPGA来完成电路的prototyPe设计。然后，再在必要时将prototype设计从FPGA转换成ASIC。在此转换过程中有一定的风险，如ASIC电路的复位、时钟树的设计、封装形式的选择以及可测性设计等。文中讨论了这些风险，并给出了减少这些风险的解决方案。