论文部分内容阅读
针对当前SoC设计过程中仿真速度过慢的问题，基于PLI机制，设计了一种能够有效支持基于FPGA 的软硬件协同仿真平台的数据通路。其中PC端利用仿真工具和w insock A PI构建了激励产生和传输的下行通路，在FPGA端，利用Microblaze组成的SoC建立仿真数据加载和结果反馈的上行通路，同时两端通过以太网实现物理传输。最后，上述方案在Xilinx开发板实现，实验结果表明，该设计能够有效提高仿真效率并且能够支持大规模SoC的软硬件协同仿真，同时具有硬件开销小、通用性强等优点。