论文部分内容阅读
针对传统电路图法设计复杂数字系统的周期长，需要专门的设计工具，需手工布线的缺陷，阐述了用Verilog HDL输入法在设计复杂电路方面的优势．并以线性分组码编译码器的具体设计实现说明了Verilog HDL设计的程序结构清晰，无需考虑具体电路的实现，大大减少了设计人员的工作量，提高了设计的准确性和效率。