论文部分内容阅读
金属互连线层的设计对VLSI成品率有着重要影响．研究了制造缺陷与互连线层成品率的关系，通过关键面积概念说明了在有制造缺陷影响的情况下，互连线线宽参数对成品率的影响．提出了一种基于线宽调整以期降低互连线缺陷关键面积、从而提高成品率的优化模型和算法，并通过4×4移位寄存器版图单元的线宽优化实例说明了这种互连线宽优化方法能有效提高成品率．优化实例表明，线宽调整能够引起VLSI的开路和短路关键面积发生变化．在设计规则容许范围内，根据实际版图的关键面积特点对互连线线宽进行优化，可以降低芯片对制造缺陷的敏感