论文部分内容阅读
为了提高FIR滤波器的运算速度和降低的资源消耗，提出了一种新颖的半并行FIR滤波器设计方法，该方法有同定的延时，可以根据滤波器抽头数的不同，得到不同的最高数据输入速率。仿真结果表明，该滤波器设计方法存高速数字下变频器的设计中有较好的性能，并且通过优化设计，可以任一个FPCA实现多个该滤波器模块。