论文部分内容阅读
基于ARM7TMDI嵌入式处理器内核设计了一种兼容ARM720T存储管理机制的转换后备缓冲器（TLB）组织结构，建立了TLB的Verilog仿真模型，设计了相对应的存储保护模块。该TLB采用64页表项全关联结构，同时支持多种页转换方式和页表项命中控制，并且通过复用设计节省了硬件资源。通过整合TLB、存储保护模块和ARM7TMDI的仿真模型，采用VCS仿真软件进行仿真验证，结果证实了设计的有效性和正确性。