论文部分内容阅读
介绍一种采用异步实现结构的快速傅里叶变换处理器，该处理器的控制采用本地握手信号取代传统的系统时钟。给出了处理器中异步加法器的电路结构，设计了一个采用Booth译码wallace tree结构的异步乘法器。通过对一个8点的异步快速傅里叶变换处理器进行电路仿真，得到该处理器完成一次变换的平均响应时间为31．15ns，仅为最差响应时间42．85ns的72．7％。可见，采用异步方式的快速傅里叶变换处理器在性能方面较同步处理器存在优势。