论文部分内容阅读
在VLlW多媒体芯片的设计过程中，针对传统乘法器与加法器的不足，提出了一种新的分叉华莱氏树结构的乘法器模型，采用可重用的模块化设计思想，通过重用一位全加器阵列对乘法器进行扩展，处理器可以在一个乘法器单元内部同时支持多个32／16／8位的乘法运算，同时使乘法单元的速度和面积均得以优化。仿真测试表明，新的乘法器结构可有效减少FFT、滤波等信号处理以及多媒体处理中常用算法的执行周期，提高了实际运行速度，进一步增强了VLlw处理器在多媒体与信号处理运算上的能力。