论文部分内容阅读
为了设计一种便于野外使用的数据采集器，文中研究基于USB接口的便携式数据采集器的系统组成，并进行工程实现。该数据采集系统采用两路14位40MHz的A／D变换器，利用VHDL语言完成了FPGA的逻辑设计与综合，从而实现对FIFO的读写时序控制与USB控制器之间的数据传输，并给A／D提供要求的时钟。利用VC＋＋应用程序设计数据采集系统的控制界面，对采集的数据进行存储，用动态波形显示进行回放等，并有良好的人机界面。