论文部分内容阅读
采用频谱平均法分析时钟抖动和加性白噪声对ADC（A／D转换器）模块噪声基底的影响。推导出噪声基底的数学公式，并通过仿真验证了其正确性。结合公式，改变信号频率或采样频率进行采样，绘出相应的噪声基底频谱，观测噪声基底的变化，可以推断出时钟抖动和加性白噪声的影响，借此评价采样保持电路和外围电路的性能，决定是否要对其进行改进。仿真分析表明，这是一种评估ADC系统性能的好方法，为其改进提供了理论支持。