论文部分内容阅读
ＳＤＨ中Ｃ＿４映射的码速调整电路是ＳＤＨ各映射中的工作速度最高的，在用专用集成电路实现时，对集成电路的工艺和功耗都提出了很高的要求，本文提出了采用并行处理实现正码速调整的新方法，有效地解决了采用常规串码速调整电路时工作频主过高的问题，并且利用ＦＰＧＡ对并行码速调整方法进行了实验研究，得出的测试结果优于国际市场上的一些产品。