论文部分内容阅读
针对机间数据链(Intraflight Datalink,IFDL)网络中的时间同步问题,设计并实现一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的网络时间同步方案.使用位置消息,到达检测时间,计算出主从节点时间偏差,实现单次交互完成时间同步.重点介绍系统设计方案和FPGA的实现方法.通过硬件实验验证,从节点时隙时间与主节点时隙可保持亚微秒级时间同步.