基于FPGA的机间数据链网络时间同步设计

来源 :电声技术 | 被引量 : 0次 | 上传用户:shopfloor
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
针对机间数据链(Intraflight Datalink,IFDL)网络中的时间同步问题,设计并实现一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的网络时间同步方案.使用位置消息,到达检测时间,计算出主从节点时间偏差,实现单次交互完成时间同步.重点介绍系统设计方案和FPGA的实现方法.通过硬件实验验证,从节点时隙时间与主节点时隙可保持亚微秒级时间同步.
其他文献
风噪的产生方式可分为自然产生或人为产生.风噪可大致分为室内、室外两种场景.现实生活中,主要的风噪场景多在室外.实验在全消声室下人工模拟自然风噪,对测试环境和手持终端、头戴终端的测试结果进行评估分析.选用两种人工模拟的不同风速及风向的真实风噪,在此模拟环境下,通过对语音通信性能的测试结果进行比对分析,确定一种更为合理的测试方案.此方案将为相关产品和技术的抗风噪语音传输性能测试评估探索通用的验证方法.
随着现代科学和计算机技术的发展,人们需要一种更方便、更自然的方式与机器交互.人们从外界获取信息的时候,最为重要、最为详细的信息来源只有两个,即形象和语言,而语言是人类最有效、最方便的交流形式.当前,随着人工智能的发展,语音识别系统的使用范围正在逐步扩大.基于此,从语音识别领域的专利数据入手,探讨语音识别技术,并在此基础上,对语音识别技术的未来研究和发展进行展望.
为适应目标机动性强、探测概率低、信号噪声比低的现代战争复杂作战环境,提出一种基于三维霍夫变换与多假设跟踪、充分利用信息融合前从雷达获得的点迹信息的多雷达点轨融合前运动目标跟踪方法,有效地降低计算复杂性,准确检测和跟踪各种复杂环境中的目标.
采用海思高性能芯片Hi3516处理器进行乘客信息系统数字报警器设计,优化系统网络结构,减少布线,降低能耗.系统可完成报警对讲、单通道降噪、回声消除、客室监听及噪声检测等功能.