搜索筛选:
搜索耗时0.0701秒,为你在为你在102,285,761篇论文里面共找到 19 篇相符的论文内容
发布年度:
[学位论文] 作者：周昔平,,
来源： 年份：2006
网络介质信息传输能力的迅猛增长和网络业务复杂多样化的需求导致了网络处理器的出现。网络处理器(Network Processor，简称NP)结合了ASIC的高性能和通用CPU高可编程性两方面的...
[学位论文] 作者：周昔平,,
来源：西北工业大学 年份：2002
本文结合工程背景，运用逻辑平衡的思想对高速数字电路的设计及相关问题进行了全面的研究。所做的研究工作包括：运用逻辑平衡的思想提出了常用的基本运算单元的高性能解决方案，分......
[期刊论文] 作者：周昔平,高德远,等,
来源：计算机工程与应用 年份：2002
在设计者进行系统和电路级设计时，时常会将要实现的逻辑功能或操作较为平均地分配到时序中的各个阶段，称之为逻辑平衡设计，该论文引用了逻辑平衡的方法，将其运用在高速数字部件设......
[期刊论文] 作者：周昔平,高德远,樊晓桠,
来源：微电子学与计算机 年份：2002
在设计数字信号处理器时我们经常要设计高性能的乘累加运算器.文章详细分析了乘累加运算器的结构,提出了其高性能设计方案并采用标准单元进行了实现,同时提出了DCT运算单元的...
[期刊论文] 作者：周昔平,高德远,樊晓桠,
来源：计算机工程与应用 年份：2002
在设计者进行系统和电路级设计时,时常会将要实现的逻辑功能或操作较为平均地分配到时序中的各个阶段,称之为逻辑平衡设计。该论文引用了逻辑平衡的方法,将其运用在高速数字...
[期刊论文] 作者：秦恩林,张盛兵,周昔平,
来源：计算机工程 年份：2007
介绍了网络处理器基本配置方式：并行配置和串行配置。在并行配置的基础上,分析了IPv4对网络处理器报文处理的要求,提取了不同网络处理器报文处理的共同特征。讨论了在网络处理...
[期刊论文] 作者：秦思林,张盛兵,周昔平,
来源：计算机工程 年份：2007
介绍了网络处理器基本配置方式:并行配置和串行配置.在并行配置的基础上,分析了IPv4对网络处理器报文处理的要求,提取了不同网络处理器报文处理的共同特征.讨论了在网络处理...
[期刊论文] 作者：关爱芳,高德远,樊晓桠,周昔平,
来源：计算机工程与应用 年份：2007
基于元组空间提出了一种适用于多维大规则库的包分类算法——元组向量折叠算法。与基本元组空间算法和基于元组的位并行包分类算击相比较，该算法在空间复杂度和时间复杂度上都......
[期刊论文] 作者：关爱芳,高德远,樊晓桠,周昔平,,
来源：计算机应用研究 年份：2007
系统地论述了目前包分类研究的相关领域:分类器的种类、分类算法的评价准则、设计分类算法的原则和现实规则库的特点等。通过对各分类算法和现实规则库的特点进行分析,采用聚合折叠向量法,提出了一种适用于多维大规则库的多域分解查找算法及其硬件实现模型,解决......
[期刊论文] 作者：韩山秀,樊晓桠,张盛兵,周昔平,
来源：微电子学与计算机 年份：2005
文章详细阐述了BIOS的基本组成框架,提出了一个适合于检测工控机硬件的BIOS上电自检流程,并就设计中的几个关键性问题:正确性,兼容性和可移植性,以及压缩算法等进行了分析,最...
[期刊论文] 作者：周昔平,高德远,樊晓桠,张盛兵,,
来源：小型微型计算机系统 年份：2006
在下一代核心路由器的研究中．需要在规定的硬件成本和功耗限制下同时实现超高速路由表的查找和更新是目前研究的难点．论文提出了一个全新的超高速路由表查找及更新算法．该算法采......
[期刊论文] 作者：周昔平,高德远,樊晓桠,张盛兵,,
来源：小型微型计算机系统 年份：2006
硬件多线程技术是网络处理器中的核心技术，本文介绍了一个专门面向网络协议处理的硬件多线程包处理微引擎NRS05的设计，详细介绍了其流水线的整体结构，提出了一种基于混合多线程......
[期刊论文] 作者：陈雷,高德远,樊晓桠,周昔平,彭和平,
来源：计算机工程与应用 年份：2003
如何以合理的代价构造尽可能高速的低功耗的乘法器，尤其是位数较宽的乘法器(如32^*32，54^*54和64^*64等)是微处理器数据通路设计中极其重要的环节。文中使用一种折衷的补码分段...
[期刊论文] 作者：陈雷,高德远,樊晓桠,胡剑,周昔平,
来源：计算机工程与应用 年份：2003
该文讨论了在FPGA中的用高层次设计方法实现快速移位器时，对不同位数的移位器，全译码，部分译码和全编码三种实现方案如何选取。...
[期刊论文] 作者：周昔平,高德远,樊晓桠,荆元利,沈戈,
来源：微电子学与计算机 年份：2004
在实际的高性能定点数字信号处理器(DSP)设计过程中,往往需要设计一个功能复杂的乘累加器.也就是说,乘累加器不光是要同时完成通常所见的带符号数和无符号数的乘加及乘减运算...
[期刊论文] 作者：周昔平,高德远,樊晓桠,荆元利,沈戈,
来源：微电子学与计算机 年份：2004
在实际的高性能定点数字信号处理器(DSP)设计过程中,往往需要设计一个功能复杂的乘累加器。也就是说,乘累加器不光是要同时完成通常所见的带符号数和无符号数的乘加及乘减运...
[期刊论文] 作者：周昔平,高德远,樊晓桠,张盛兵,徐邦海,,
来源：微电子学与计算机 年份：2006
线程级并行技术能有效的提高微处理器内核的资源利用率，是目前高性能微处理器研究的重点内容。文章分析了网络处理器的线程级并行技术中存在的几个关键问题，结合网络协议处理的......
[期刊论文] 作者：荆元利,樊晓桠,张盛兵,高德远,周昔平,
来源：微电子学与计算机 年份：2004
文章介绍了基于片上网络对系统芯片进行测试的原理和实例,这是一种新的设计方法.首先讨论了未来系统芯片存在的各方面测试挑战,并提出了基于片上网络结构的解决方案.其次,在O...
[期刊论文] 作者：荆元利,樊晓桠,张盛兵,高德远,周昔平,
来源：微电子学与计算机 年份：2004
文章介绍了基于片上网络对系统芯片进行测试的原理和实例,这是一种新的设计方法。首先讨论了未来系统芯片存在的各方面测试挑战,并提出了基于片上网络结构的解决方案。其次,...
相关搜索：
