搜索筛选:
搜索耗时3.5723秒,为你在为你在102,285,761篇论文里面共找到 11 篇相符的论文内容
类      型:
[期刊论文] 作者:胥凌燕,, 来源:微计算机信息 年份:2007
文章介绍了一种在现场可编程门阵列(FPGA)上实现UART的方法?首先阐述了UART异步串行通信原理.然后介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,以及用硬件描述语言......
[学位论文] 作者:胥凌燕, 来源:重庆邮电大学 年份:2008
在科技日新月异的今天,世界通信与信息技术的迅猛发展将引发整个电视广播产业链的变革,数字电视是这一变革中的关键环节。清华大学在1999年原创性的提出了具有完整知识产权的...
[期刊论文] 作者:胥凌燕, 申敏,, 来源:山西电子技术 年份:2007
根据一般的矩阵算法中求逆的基本思想,设计了一种最大阶数可达16*16的矩阵求逆方案,然后提出了用FPGA实现其硬件电路的模块设计,最后用modlesim仿真验证了其正确性。...
[期刊论文] 作者:胥凌燕,申敏,, 来源:微计算机信息 年份:2007
本文根据奈奎斯特(Nyquist)FIR滤波器的设计原理,设计了33阶根升余弦函数FIR滤波器,并提出了用FPGA实现其硬件电路的方案,最后用Modelsim和matlab工具进行了仿真验证。...
[期刊论文] 作者:胥凌燕,申敏,, 来源:电信工程技术与标准化 年份:2007
CC实体是无线协议栈L3层中连接管理(CM)子层中的独立功能实体,其主要功能是对用户之间的呼叫进行控制,包括呼叫建立、呼叫释放以及呼叫重建等。本文利用SDL工具提供的TTCN测试工......
[期刊论文] 作者:胥凌燕,申敏,, 来源:广东通信技术 年份:2006
介绍了一种密钥长度为128bit,分组长度为64bit,内核为KASUM1的f9算法的数据完整性算法,并利用FPGA设计了该算法的硬件模块构成,最后进行了该算法在硬件设计上可行性的评估。由于...
[期刊论文] 作者:胥凌燕,申敏,, 来源:通信技术 年份:2007
速率匹配单元是TD-SCDMA系统相对于其它通信系统比较独特的基带信号处理单元。文中论述了解速率匹配的过程,在此基础上进行分析说明,最后简略介绍了一种硬件设计的实现方案,...
[期刊论文] 作者:胥凌燕,李定志,, 来源:山西电子技术 年份:2007
研究在TD-SCDMA系统中,一种有利于软件实现的Viterbi译码蝶型算法蝶实现方法,并与MATLAB中Viterbi译码库函数进行仿真比较。根据仿真结果,分析蝶型实现方法的性能,论证它的可...
[期刊论文] 作者:胥凌燕,罗刚华,申敏,, 来源:广东通信技术 年份:2007
高速下行分组接入技术(HSDPA)是实现提高3G网络下行数据传输速率和移动通信系统容量最为重要的技术,而其中HARQ技术是其核心。首先介绍了3种基本类型的HARQ并对其译码算法进行了......
[期刊论文] 作者:胥凌燕,杨昌黎,申敏, 来源:通信技术 年份:2004
Chase组合译码算法是一种有效可行,能够提高数据传输速率的方案.文中对不同类型的HARQ的实现方式进行了分析和研究,对TD-SCDMA模式下的混合重传请求进行了伪代码编写和仿真,...
[期刊论文] 作者:胥凌燕,杨昌黎,申敏,, 来源:通信技术 年份:2007
Chase组合译码算法是一种有效可行,能够提高数据传输速率的方案。文中对不同类型的HARQ的实现方式进行了分析和研究,对TD-SCDMA模式下的混合重传请求进行了伪代码编写和仿真,...
相关搜索: