时序深度相关论文
在高层次测试生成中,为了更好地利用高层次电路的结构信息,以Verilog硬件描述语言描述的电路为研究对象,提出寄存器传输级(RTL)集......
有界模型校验（Bounded Model Checking）由于验证的不完备性而经常受到验证人员的指责。为了解决这个问题，计算时序深度的算法被提出。......
