一种高精度可控CMOS带隙基准源的设计

来源 :第十五届全国半导体集成电路、硅材料学术会议 | 被引量 : 0次 | 上传用户:true51
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  基于境外0.5um标准CMOS工艺,通过二级温度补偿和曲率校正,设计了一种高精度的带隙基准电路结构。借助电阻二次分压网络可产生0.5-3.5V的基准电压和可调的基准电流,使用Spectre进行仿真,仿真结果表明电路在-55-125℃范围内,最高温度系数约为10 ppm/℃,电源抑制比在85 dB以上,5V电源电压时总功耗约13mW,已应用于现场可编程模拟阵列(FPAA)设计中.
其他文献
基于低压VDMOS理论,结合器件三维结构,分析低压VDMOS的导通电阻三维效应,提出一种VDMOS沟道电阻的三维模型。ISE三维数值仿真和解析计算表明:与常规模型相比,本文模型解析解与三维数值解吻合较好。
设计了一种基于多晶硅二极管的DMOS器件的ESD保护。多晶硅二极管作为ESD保护较体硅二极管而言,降低了器件泄漏电流,消除了衬底耦合噪声和寄生效应。仿真分析了多晶硅二极管ESD保护结构,确定了结构参数,并对其ESD保护能力进行验证。其后结合HBMESD测试电路,进行电热耦合仿真,得到设计器件在1000μm的器件宽度下ESD保护能力达到HBM2kV。所设计的ESD保护DMOS器件即将流片生产,其测试
提出了具有横向局域寿命控制的功率IOC-FRD(IOC-FRD:Ideal Ohm Contact-Fast Recovery Diode)器件。借助电荷分析法,获得该器件的等效少子寿命的解析式,从而建立了存储时间的表达式。仿真分析结果表明:该结构器件的反向恢复时间比IOC-FRD更短;在正向导通压降和反向恢复时间之间折衷时具有更大的灵活性;局域寿命控制区位于N+区域之上能更好地减小反向恢复时间。
采用传统I-V拟舍的方法和基于导纳谱的肖特基势垒高度提取方法,对n型及p型衬底上的W/Si以及WSi2/Si二极管分别测量肖特基势垒高度。结果表明,对于较高势垒样品,I-V拟合方法和导纳谱法均可有效提取势垒高度,对于肖特基势垒高度小于0.5eV样品,I-V拟合方法失效,导纳谱法却仍有较好的稳定性,分析了导纳谱法测试精度与频率和交流偏压的关系。
设计了—套比较成熟的高功率BCD器件及工艺,它集成了70V高压VDMOS、Bipolar、CMOS以及各种二极管、电阻、电容等器件,与以往的BCD工艺相比较具有高功率,集成器件多,器件性能更加稳定,兼容性更好的特点,适合于高压大电流电路应用。
基于对功率VDMOS器件ESD保护电路及其初始条件的深入分析,并结合栅介质击穿条件,提出其瞬态响应模型。该模型通过对保护结构进行电路等效,得到各保护器件参数与功率器件抗ESD能力的解析关系,且模型结果与数值仿真结果吻合良好。通过对模型进行解析运算,得到栅极输入串联电阻、保护二极管等效寄生电阻与击穿电压、功率VDMOS的栅源电容与栅氧厚度与器件抗ESD能力的关系,为功率VDMOS的ESD保护提供重要
采用电子束光刻方式制备了栅长200nm的GaAs基MHEMT器件,着重研究了欧姆合金工艺对MHEMT器件的直流和高频性能的影响。进行和未进行欧姆合金的MHEMT的跨导(gm)、最大饱和漏电流密度(Jdss)、电流增益截止频率(fr)分别为504(187)mS/mm、623(324)mA/mm、105(70)GHz。试验结果表明,进行欧姆合金可以大幅度提高MHEMT器件的直流和高频性能。
针对70V BCD工艺中核心器件的特殊性,采用Matlab进行了器件参数提取。在Tsuprem4和Medici的仿真基础之上,以HVPMOS为例,阐述了高压器件的参数提取过程,并将所得参数带入电路进行仿真比较,,得到了很好验证。在此基础之上,分析了参数提取过程中导致λ和rd有较大误差的原因。
介绍了一种适合于高速16位D/A转换器的CMOS电流源阵列设计技术,重点阐述了这种电流源阵列和电流源晶体管尺寸的设计原理;详细介绍了在电流源阵列版图设计中,为了减小工艺梯度误差,解决不同电流源间的匹配问题,采用了一种“矩阵对角平行线”版图设计技术。同时,采用0.35μm的标准CMOS工艺,将该"CMOS电流源阵列技术"成功应用于一种分段组合结构(5+4+7)的16位D/A转换器。
介绍了0.13μm工艺下,高速逻辑电路的设计和分析方法。讨论了在电路设计中应用广泛的多路选择器的多种实现结构,对静态和动态等各种方式实现的电路结构的性能、功耗和健壮性进行了对比分析,并通过SPICE模拟给出了各种电路结构的性能参数比较,对高速逻辑电路设计提供设计方法和结构选择上的参考。