论文部分内容阅读
本文描述了基于0.13um工艺下的单端口读写高速寄存器文件的设计过程.在设计过程中,研究了快速读出结构,并将其结构运用于本设计中,达到了较好的效果;最后用版图实现,结果为读1延时为390ps,读0延时为0ps,达到了设计的要求.
单端口读写高速寄存器文件设计
【摘 要】
：
本文描述了基于0.13um工艺下的单端口读写高速寄存器文件的设计过程.在设计过程中,研究了快速读出结构,并将其结构运用于本设计中,达到了较好的效果;最后用版图实现,结果为读
【机 构】
：
国防科技大学计算机学院并行与分布处理国家重点实验室
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET'08)
【发表日期】
：
2008年期
其他文献
介绍一种基于非负稀疏编码的语音消噪算法,用软件实现了该算法并进行了仿真验证,在此基础上研究了实现该算法的ASIC体系结构,并对主要功能部件进行了功能验证和误差分析.实验
会议
本文用寄存器交换法实现了Viterbi译码,并用Verilog硬件描述语言具体设计实现,在很多细节上做了优化和改进,译码速率大大增加.为了适应各种情况,很多参数在编译前可配置.分别
会议
面对日趋复杂的硬件系统逻辑设计,传统的基于单机的模拟器己不能满足对设计进行模拟验证的需求.分布模拟验证方法能满足大系统对计算资源的需求并提高逻辑模拟速度,己成为系
本文提出了一种高频存储器测试专用的扫描测试电路结构,该结构采用串行扫入数据,并行运算,串行扫出结果的流程,其中可调节的高频时钟,可以更精确地测试电路的工作频率。采用1
由于FPGA与ASIC在结构、性能上各不相同,ASIC风格的RTL代码是基于标准单元库,FPGA用的是宏单元模块,采用FPGA验证ASIC设计,ASIC代码需要一定的修改才能移植到FPGA上.本文主要
在SoC和嵌入式系统设计中,软硬件协同设计已经成为一个难点.本文提出了三种基于SystemC的软硬件协同设计的方法,分析了它们的优缺点和应用范围.由于SystemC同时拥有强大的软
介绍了四种异常数据检测的方法,提出一种基于Mahalanobis距离等统计量的异常数据检测的方法,并用于软件项目历史数据分析中,显著提高了估算模型的拟合度。
本文设计实现了一套完整的实验室设备管理系统,并加入了数据挖掘和决策支持功能,通过决策树算法和时间序列算法对设备运营信息进行分析挖掘,为决策者提供准确、有效的决策支
会议
本文采用直接模拟、伪随机生成等方法对DSP定点处理器功能部件的RTL设计进行功能验证.采用NC-Vetilog模拟器和功能模型提取工具TranSpirit相结合的新方法对全定制模块功能验