【摘 要】
：
面对日趋复杂的硬件系统逻辑设计,传统的基于单机的模拟器己不能满足对设计进行模拟验证的需求.分布模拟验证方法能满足大系统对计算资源的需求并提高逻辑模拟速度,己成为系
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET'08)
论文部分内容阅读
面对日趋复杂的硬件系统逻辑设计,传统的基于单机的模拟器己不能满足对设计进行模拟验证的需求.分布模拟验证方法能满足大系统对计算资源的需求并提高逻辑模拟速度,己成为系统功能验证的一种重要方法。模拟结点之间的同步机制是实现分布模拟的前提和基础.本文设计了一种基于ModelSim的分布模拟验证同步机制,实现了各个模拟结点的同步.
其他文献
本文分析了递归系统卷积码和非递归系统卷积码,讨论了Viterbi译码的硬件实现方法,提出并实现了一种通用Viterbi译码器结构,满足了系统性能要求,降低了硬件实现开销和系统功耗
请下载后查看，本文暂不支持在线获取查看简介。
Please download to view, this article does not support online access to view profile.
在LVDS驱动器端对信号进行预加重,可以有效降低信号在传输过程中的码间干扰问题。使信号能进行更远距离的传输、驱动器能在更高的频率下工作.本文设计并分别实现了两种LVDS驱
本文根据低复杂度位并行体系结构多项式有限域乘法器原理,设计并优化了GF(28)域通用乘法器及固定因子乘法器,该乘法器有效降低了硬件功耗、提高了译码速度.采用BM算法、钱搜
本文主要研究微处理器可靠性增强的相关技术,并基于一款与标准8051兼容的微处理器将三模冗余、Berger码检测等可靠性增强技术运用于其中.同时对经过可靠性加固的模块进行了功
本文以宽带多媒体卫星为应用背景,针对符合DVB-S2标准的卫星接收机中BCH译码器的功能需求,采用BM迭代译码算法设计了参数可配置的二进制BCH码译码器.使用Verilog语言时所设计
本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗
本文分析了传统的软启动电路和基于数字控制的软启动电路,讨论了基于数字软启动的实现方法,并用电路实现了一个基于数字控制的软启动电路,满足系统性能上的要求,节省了一个外
介绍一种基于非负稀疏编码的语音消噪算法,用软件实现了该算法并进行了仿真验证,在此基础上研究了实现该算法的ASIC体系结构,并对主要功能部件进行了功能验证和误差分析.实验
本文用寄存器交换法实现了Viterbi译码,并用Verilog硬件描述语言具体设计实现,在很多细节上做了优化和改进,译码速率大大增加.为了适应各种情况,很多参数在编译前可配置.分别