CMOS石英晶振最优启振条件分析与电路设计

来源 :第十二届计算机工程与工艺全国学术年会(NCCET'08) | 被引量 : 0次 | 上传用户:aliuyangba
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文基于自动控制原理,对Pierce CMOS晶振电路的启振条件作了详细的分析,对电路中影响石英晶振起振的各种寄生参数作了深入研究,结合Matlab对理论分析作了验证,并以15Mhz晶振为例,设计了一个保证晶振可靠起振的最优反相器,最后通过HSPICE模拟进一步验证了理论分析的正确性。
其他文献
朝鲜前领导人金正日去世7天后,2011年12月24日,现任领导人金正恩率领朝鲜高层在锦绣山纪念宫内,向金正日遗体致哀。朝鲜中央电视台的画面显示,朝鲜国防委员会副委员长张成泽
本文通过对电子产品三防防护的原材料、工艺和施工环境等众多方面的分析,对三防涂层缺陷产生的原因进行分析和研究,并提出合理的工艺解决方法,以提高三防涂层的质量,实现电子
本文采用H型时钟树研究了串扰对时钟完整性的影响,给出了串扰位置、串扰线宽度、串扰线上buffer大小、串扰信号波形对时钟信号延迟时间和上升时间的影响,并给出了分析结果.为
本文讨论了EDGE中8PSK调制原理和硬件实现结构,并对结构进行了优化.在硬件实现方面阐述了数据通路和控制通路的设计优化技术,能有效降低功耗.
本文在深入研究流水线ADC的系统结构的基础上,考虑流水线ADC中诸多非理想因素的影响,采用Simulink 为12位高性能流水线ADC建立完整的系统模型.本文重点研究了采样保持模块,MD
会议
本文首先简单分析了DDS的基本原理和基本结构和主要误差来源,并讨论了现有的各种实现压缩ROM表的方法。在此基础上,提出一种实现高压缩率ROM表、输出高信噪比信号的方法。该
低噪声放大器在接收系统中能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件.本文基于0.18um CMOS工艺,设计了一种适用于宽带无线通信系统接收前端带宽为0.4GHz-2.0
会议
本文在分析传统的全局时钟、门控时钟存储器功耗局限性的基础上,提出了一种基于请求的存储器结构.分析了实现该结构需克服的几个关键技术,并提出了相应的解决方案.通过设计实
前言 由于舰上人员的缩减和参战女性的增多,研制能保证在舰上服役的女性完成紧急任务和安全地进行日常工作的适当的身体筛选因子是重要的。既往的研究表明几乎95%的海军女性
本文基于半速率时钟传输的CDR(Clock and Data Recovery)电路,在时钟的上升沿和下降沿同时采样数据,因此要求时钟信号的占空比达到50%,本文在互补相位占空比调节器的基础上进