论文部分内容阅读
居住园区景观艺术设计研究
【机 构】
：
山东建筑大学艺术学院
【出 处】
：
第三届全国环境艺术设计大展暨论坛
【发表日期】
：
2008年6期
其他文献
X-DSP是一款基于先进超长指令字体系结构的高性能32位浮点DSP.本文在分析研究X-DSPGPIO部件特点的基础上,对GPIO部件作了模块划分,对各个模块分别作了介绍,设计实现了GPIO部件的逻辑结构,并通过了模拟验证.
为了提高传输效率,同时为了适应人说话语音的特点,必须对原始语音数据进行对数非线性量化处理.本文在分析μ-Law和A-Law压扩算法的原理的基础上,比较了三种实现方式的优劣,给出了其硬件设计与实现,并对其功能正确性做了验证.
本论文从MBI板小型化的、通用化、标准化系统应用需求出发,在深入研究各种基于1553B总线的主机接口板的基础上,提出了一款支持4种主机接口航空多总线接口的SoC的设计,全面论述了1553B总线接口SoC系统级设计、逻辑级设计及验证、版图级设计及验证、MPW流片封装等实现的全过程.流片测试及系统初步应用验证结果表明,1553B总线接口SoC完全符合MIL-STD-1553B协议,支持10Mb高速通信
应生物医学成像系统对高精度时间要求,设计了一种的8通道,100ps以下时间精度时间数字转换(TDC)电路.采用了10bit“粗”计数和7bit“细时间”测量组合技术,双格雷码计数器实现“粗”计数,基于加法进位链的多相位时钟采样技术实现“细时间”的精确测量.单个通道采用两级寄存技术,8个通道共用一个深度为32字的异步FIFO单元存储时间信息.基于xilinx的virtex-Ⅱ系列FPGA实现电路,测
同步动态随机存储器(SDRAM)因其高密度,低功耗,且价格低廉,而大量应用于计算机的主存储器,对于SOC(System On a Chip,系统芯片)来说,片上存储器是一种不可或缺的IP核,它的好坏将直接影响芯片面积和系统性能,而CPU和SDRAM之间的通信则需要SDRAM控制器来完成.本文采用了基于ASIC的SDRAM控制器的设计,并且通过了FPGA验证.
SRAM的速度和功耗主要由外围电路决定,因此设计出速度快、功耗低的译码器至关重要.本文按照译码器设计的一般顺序深入分析了分级译码、逻辑门最优尺寸确定以及偏斜逻辑门技术三种译码器优化的关键方法,并在工程中采用分级译码和偏斜逻辑门的方法取得了较好的模拟结果.
浮点融合乘加将乘法和加法看成一个不可分割的操作,不对中间结果进行舍入,因此提高了计算精度,降低了操作延时和硬件开销.本文设计了一款遵循IEEE-754-2008最新标准的支持单精度规格化数的浮点融合乘加部件,采用高效的部分积压缩树结构、优化的对阶移位部件和高速加法器和改进的前导零检测部件,使硬件开销和操作延时进一步降低.设计使用硬件描述语言Verilog编码实现,通过了模块级验证和初步的系统级验证
本文基于温度补偿的原理,分析了一种简单的补偿方法,从而产生基准参考电压.文中对原理进行了分析,确定了MOS管的尺寸,确定了电路工作电压范围和功耗.
随着工艺的发展,CAM的功耗问题变得十分突出.本文从匹配线和cam单元着手,对已提出的低功耗匹配线进行了改进,使其适合本文的低功耗单元.最后在0.13μm工艺下进行模拟,应用在低功耗匹配线上的改进低功耗单元比未改进的节省了5％的功耗.