【摘 要】
:
本文针对SMT处理器上多个线程共享Cache结构带来的资源冲突问题,在详细分析了SMT处理器片上Cache设计的基本问题的基础上,提出采用一种多模块多体的Cache结构设计方案,通过修
【机 构】
:
中国科学技术大学计算机科学与技术系,合肥,230026
【出 处】
:
2006中国计算机学会体系结构专委会学术年会
论文部分内容阅读
本文针对SMT处理器上多个线程共享Cache结构带来的资源冲突问题,在详细分析了SMT处理器片上Cache设计的基本问题的基础上,提出采用一种多模块多体的Cache结构设计方案,通过修改Simplesim-arm模拟器,对该设计方案进行了性能评价。
其他文献
本文分析了RISC处理器设计遵循的一般原则,RISC处理器的内部结构的划分和设计原理及硬联线控制器设计的关键技术,并给出了处理器性能测试结果。基于CPLD的RISC处理器的设计方
本文分析了三种高性能微处理器时钟系统的实现策略,提出了一种可动态调节时钟偏斜的微处理器时钟系统的实现方法,该时钟系统采用130nm工艺实现,工作频率为1GHz时整个时钟网络
本文分析了现有的基于FPGA组的ASIC原型验证系统在板间互连结构方面的特点,并且针对其存在的缺陷,提出了一种非对称互连结构的改进方案,该方案可以提高逻辑分割的效率,为整个
本文首先介绍了国外已经存在入侵检测系统(Intrusion Detection System,IDS)的标准草案,之后重点介绍了自行开发的严格符合IDMEF标准的IDS检测分析器及其实现过程,由于其重用
本文运用可变长滑动窗口算法和蒙哥马利算法对RSA的运算过程重新设计,并结合TI公司TMS32064X的DSP芯片特点,对模幂运算进行了优化,节省了内存空间,大幅度提高了RSA算法的实测
本文介绍了IEEE1149.1标准JTAG测试原理,并结合一个实际的电路系统,详细描述了如何利用JTAG测试原理,快速高效地对复杂电路系统中IC芯片之间的连通性进行测试,从而为电路系统
本文介绍了片上多线程处理器的体系结构,包括商用的处理器,以及片上多线程处理器的关键技术。片上多线程处理器结合片上多处理器和同时多线程,同时开发指令级并行和现成级并
本文主要在基于双网络(千兆以太网和Infiniband网络)的高性能集群平台上,利用通用软件实现相关器的创新设计方案,将21CMA天线采集的信息进行相关计算。在设计与优化相关器软
本文深入剖析了威斯康辛大学Multifacet项目开发的一个多处理器存储系统模拟器GEMS,结合设计多线程多核处理器模拟器OpenSMT和OpenCMP的经验,探讨了多线程多核处理器体系结构
本文介绍了一种利用循环自动流水化技术的宏粒度可重构体系结构:LEAP(Loop Engine on Array Processor).LEAP能够把高级语言程序直接映射到处理单元阵列上,通过操作在阵列结