论文部分内容阅读
文章介绍了一种可以进行双采样的10位40 MS/s采样保持电路。该采样保持电路采用SMIC 0.25um标准数字CMOS工艺进行设计。基于BSIM3V3 Spice模型,采用Hspice对整个电路了进行仿真。仿真的结果表明,电路工作于40 MS/s、输入信号频率为20MHz时,输出信号的SNR和SFDR分别为70dB和62.1dB,而整个电路的功耗仅为8.41mW。