论文部分内容阅读
本文设计了基于IEEE802.3ba标准的100G以太网(100GE)物理编码子层接收电路.其主要模块包括码块同步、对齐标志锁定、通道对齐重排和删除对齐码块、解扰和64B/66B解码等模块.电路采用Verilog HDL设计,并使用Modelsim和Quartus 9.0进行仿真验证,仿真结果显示本设计能正确实现100G以太网PCS层接收模块的功能,速率满足100G以太网的指标要求.