【摘 要】
:
本设计采用TSMC018-10aCMOS工艺完成了高速折叠插值(FoldingandInterpolating)ADC(AnalogtoDigitalConverter)的设计与仿真.折叠差值ADC有粗量化通道和细量化通道两部分组成,粗量化通道产生高3位的数字编码,细量化通道产生低5位数字编码,最终通过时钟同步电路得到8位数字编码.芯片面积是1.14*1.14mm2,当采样率为1.2GSps,输入
【机 构】
:
东南大学射频与光电集成电路研究所 南京 210096
【出 处】
:
中国电子学会电路与系统学会第二十四届年会
论文部分内容阅读
本设计采用TSMC018-10aCMOS工艺完成了高速折叠插值(FoldingandInterpolating)ADC(AnalogtoDigitalConverter)的设计与仿真.折叠差值ADC有粗量化通道和细量化通道两部分组成,粗量化通道产生高3位的数字编码,细量化通道产生低5位数字编码,最终通过时钟同步电路得到8位数字编码.芯片面积是1.14*1.14mm2,当采样率为1.2GSps,输入信号为590.625MHz时,SFDR是57.7dB,ENOB是7.49bit,系统总功耗为263mW.
其他文献
本文在软件无线电的硬件平台下,完成实时高速宽带功率谱估计系统的设计.该系统包括FFTIP核模块、幅值平方模块、累加器模块和RAM输出模块.ADC送来的256MSps采集数据被送入FFTIP核模块,通过流水线结构完成8192点的离散傅里叶变换,幅值平方模块计算得到FFTIP核所输出复数数据的功率值,累加器模块对其进行31250组的累加操作,最后将运算所得功率谱估计值写入RAM中,待后续设备取出.完成
多视点视频编码采取可变块模式选择技术显著提高了编码的压缩效率,但同时带来了巨大的编码计算复杂度.为了降低多视点视频编码的计算复杂度,本文提出基于感知的快速多视点视频编码宏块模式选择算法.基于人眼视觉感知的特点,利用视觉恰可察觉失真的概念建立多视点视频编码宏块的最优模式和恰可察觉失真的联系,并利用该联系确定早期结束最优宏块模式选择过程的阈值,根据当前编码宏块的恰可察觉失真与阈值的关系自适应地减少每个
FPGA高级综合中通常采用存储分块的方式提升实现电路的并行度,本文分析了横纵分块、矩阵分块等多种分块方法适用的范围,及对实现电路性能的影响.实验结果表明,在不影响资源占用量的情况下,采用横纵分块和矩阵分块均会降低电路延时.在同等分块数目下,横纵分块的延时优化率为66%,矩阵分块的延时优化率为61%;横纵分块方式的适用范围多于矩阵分块.并且在两类分块方式下,延时优化率均随分块数目的增大而增大.
运用分子动力学模拟方法,探讨有限长双壁碳纳米管的内管沿轴向振动的特征,发现当固定外管比活动内管长得多时,内管在外管内部受力接近于零,趋于做匀速直线运动,使得内管的初始位置和初始速度都可对其振动频率产生显著影响,表明有限长双壁碳纳米管可用于制备频率可调的振荡器.
提出了一种新的稳定的面向软模块的固定边框布图规划算法.该算法基于正则波兰表达式(NPE)表示,应用形状曲线相加算法和模拟退火算法对软模块的形状进行优化.对不满足固定边框的布图解,提出了一种基于删除后插入(InsertionAfterDelete,IAD)算子的后优化策略进行修正,并通过模块交换操作来优化线长.实验结果表明,本文算法可达到很高的布图成功率和较低的总线长,且在算法速度上较已有文献有一定
近年来,在煤矿井下使用高速率超宽带数据传输的数字无线应用的需求有很大的增加,尤其是在一些井下特殊空间中.OFDM(正交频分复用)提供了一种优化60GHz频谱效率的解决方案,允许针对提出在井下特殊空间的60GHz模型,但是在高速数据通信中频率选择性衰落和码间串扰时一个主要问题.本文给出OFDM在60GHz信号估计离散导频方式,并在该导频和二阶插值方式下探讨了信号估计的LS和LMMSE算法,并通过比特
文章介绍了空间辐照的主要来源与集成电路受辐照影响的技术原理,具体分析了目前基于工艺与设计两类抗辐照加固技术(RHBP与RHBD)最新研究成果,特别是针对目前先进SOI技术与原有技术在抗辐照能力方面做了分析对照,最后介绍了国内抗辐照设计研究基本进展以及存在的主要问题.
本文中提出了一种针对模拟电路的元件符号化灵敏度分析仿真器.在灵敏度求解的过程中,包含奇异元件的电路网络中使用了节点分析方法,奇异元件包括零子、任意子、电压镜、电流镜.这个仿真器适用于较复杂的电路结构,这将会很大程度上减少用户的分析时间,提高分析效率.
随着集成电路技术的发展,芯片功耗急剧增大.为改善芯片功耗及温度特性,在考虑缓冲器对互连线热量的传导作用条件下,通过温度、功耗与延时的热电耦合作用,利用牺牲延时降低功耗的思想对全芯片功耗进行了优化.45nm工艺下,MATLAB仿真结果表明,牺牲相同延时的条件下,考虑缓冲器的散热效应与忽略缓冲器散热效应相比,最优互连线长度有超过2%的偏差,同时互连线温度比较低;互连线长度在15mm以下,在优化之后的缓
为了减少测试应用时间并保证高测试数据压缩率,提出一种选择序列的并行折叠计数器.在分析并行折叠计算理论的基础上,通过记录表示折叠索引的组序号和组内序号生成选择状态的测试序列,避免了无用和冗余的测试序列的生成.ISCAS标准电路的实验表明,该方案的平均测试数据压缩率为94.48%,平均测试应用时间为之前方案的15.31%.