近些年来,人工神经网络（Artificial Neural Network,ANN）已经广泛应用于图像识别、语音识别等人工智能应用中。但是随着ANN计算复杂度的提升,传统的人工智能处理器能耗也越来越大。相比ANN,受生物大脑启发的脉冲神经网络（Spike Neural Network,SNN）更接近生物大脑的信息处理机制,神经元只有在接收到输入脉冲时才会进行计算,当达到阈值才会产生输出,这种稀疏特性使得基于SNN的加速器有望替代传统的ANN处理器从而实现更高的能效比。然而,现有的SNN加速器设计在计算机制、硬件利用、数据传输机制等方面仍存在一些问题,导致其性能、能耗和硬件效率有限。基于上述原因,本文提出了一种适用于嵌入式视觉智能设备中的SNN加速器架构,以高能效、低成本为主要目标,分别对SNN加速器内的关键模块:神经元、神经核、片上网络（Network on Chip,No C）三个方面进行设计优化及功能验证。为了提高能效比和减少硬件开销,提出了多种优化技术,包括采用事件驱动的泄漏积分点火（Leaky Integrate-and-Fire,LIF）神经元模型、时分复用的神经核架构、流水化状态更新、简化的地址事件表达（Address Event Representation,AER）脉冲数据包、共享时间戳的数据微片以及低开销可扩展的No C等技术。主要研究内容如下:（1）通过对比几种常见的神经元模型,选择了简单的LIF模型作为本设计的神经元模型,并且在算法层面上对LIF数学模型进行优化,使其更适合数字电路实现,采用事件驱动方式以提高SNN加速器计算效率、减少存储资源的消耗;（2）以LIF神经元为基础,提出了神经核系统架构,完成了神经核内包括控制模块、神经元状态参数存储模块、突触存储模块、以及神经核与片上网络之间的接口模块的设计,在神经核的设计中采用时分复用技术将1个物理神经元复用为256个逻辑神经元,并采用流水化技术来更新神经元膜电势,以提高神经元数据处理效率,此外还对神经核内部处理的AER数据包格式以及接口传输的数据微片格式进行了设计优化,规定了数据传输时序,保证了神经核的可扩展性;（3）提出了一种低开销的基于SNN的片上网络架构,针对SNN的计算特点,我们从No C的整体拓扑结构、路由器节点的电路设计、包交换技术的选择等方面都进行了优化处理,所设计的架构可以使所有神经元并行工作,并通过No C进行通信。最后,依据所设计的SNN加速器架构,我们提出一种合理高效的网络部署策略,将一个四层的前馈神经网络部署在SNN加速器上。所设计的SNN加速器中的关键模块包括神经元、神经核、片上网络均通过VCS进行功能仿真,验证了其功能的正确性,并且使用DC和PTPX工具对各模块的资源开销和功耗进行分析,神经核模块面积仅为0.2 mm~2,工作频率可达100 MHz,对单个AER脉冲数据包的处理速度优于国外同类型加速器ODIN;基于2×2 2D mesh的No C搭建的SNN加速器可支持4096个神经元和百万个突触,综合得到的面积为3mm~2,时钟频率达100 MHz,功耗低至46 m W,最终实现了高能效、低开销的SNN加速器关键模块的设计。