论文部分内容阅读
传统的输出缓冲器为电路系统中各模块提供重要的信号通道,但只适用于相同工作电压的模块。为了能够完成由不同工艺制造的芯片之间的信号传输,传统的输出缓冲器已被层叠结构的混合式电压输出缓冲器取代。同时为满足一些高速系统的需求,输出缓冲器主要研究趋势为低的电压转换频率(Slew Rate,SR)偏移、高数据传输频率、低功耗。在已有技术中,全工艺角探测电路需要数个时钟周期,还存在误码补偿的可能,漏电流补偿电路无法实现对功耗和SR有效的补偿。另外,输出级中的电压转换器(Voltage Level Converter,VLC)充电路径单一,在2×VDD模式下需要更多时间使输出充电到稳定状态,导致传输频率太慢。首先,为了改善在PVT(Process,Voltage,Temperature)变量下SR补偿性能、提升数据传输频率,本文提出了一种新的采用PVT编码补偿技术的混合式电压输出缓冲器。工艺角探测电路由四个MOS管组成,在一个时钟周期内可分类出全部5个工艺角,结构简单。并且补偿逻辑码在VT变量下保持不变,有助于避免误码补偿。另外,本文设计的VLC在两种VDDIO电压模式下的充电路径相互独立,并且由逻辑门直接驱动控制。应用于输出级后,仿真结果表明在VDDIO=1.2/2.5V下最大传输频率均能达到800MHz。其次,在PVT补偿基础之上,本文提出了一种漏电流(Leakage current)补偿电路,由一个层叠非门、CMOS传输门和两个开关MOS组成。当探测到输出电压稳定后,补偿电路产生的逻辑码会关闭相应的驱动补偿MOS来降低漏电流和功耗。仿真结果表明在100MHz传输频率、SS corner、100℃下,输出级的漏电流相比于PVT补偿在VDDIO=1.2/2.5V下分别降低了2.91/2.87倍。接着,本文所设计的输出缓冲器采用TSMC 90nm 1.2V 1P9M CMOS工艺完成流片,核心电路版图面积为0.022mm2。芯片样品完成封装后,进行了芯片性能测试。测试结果表明:VDDIO=1.2/2.5V时,最大传输频率分别为640/480MHz,在数据传输频率为640 MHz时,动态功耗为32.2m W。经过PVT补偿后,电路的SR分别提升了41.5%/41.9%。从信号眼图中可以看出,眼高分别从0.685/1.775V提升到1.447/2.323V。最后,测试结果证明本文提出的PVTL补偿技术和VLC能减小SR偏移范围和提高数据传输频率。同时也存在输出阻抗失配、版图走线耦合、电感效应等问题,在以后的设计中可加以改进。