卷积码在编码过程中引入寄存器,增加了码元之间的相关性,在相同复杂度条件下可获得比线性分组码更高的编码增益。一般情况下,传统卷积码的寄存器初始状态设置为零,但是编码结束之后无法判断寄存器的末尾状态,这种状态的不确定性会降低译码的准确率。通常需要对寄存器状态进行归零处理,但这引入了更多的冗余比特,造成码率损失,当应用于短码场景时,码率损失现象将愈发明显。为了解决码率损失,咬尾卷积码在编码时增加了预编码环节,根据预编码结束后寄存器的状态信息,设置实际编码过程寄存器初始状态,可使一帧信息编码前与编码后的寄存器状态相同。咬尾操作没有引入归零比特因此可以避免码率损失。本文主要对咬尾卷积码的编译码方案进行研究。基于编码过程可分为预编码和实际编码两阶段的特点,提出并实现了一种快速的咬尾卷积码编码方案,通过增加一组寄存器的方式对普通的乒乓操作进行改进,使得待编码数据可以连续输入而无需等待,大大提高了编码速度。此外,简要分析了几种译码方案的优缺点和具体原理,详细介绍了Bi PFSA译码算法,并从该方案出发,着手于减小译码时延,提出了两种并行译码改进方案MBi PFSA1和MBi PFSA2。这两种算法的创新之处是将启发函数的计算及更新过程和实际搜索过程并行化处理,能够降低整个译码过程的搜索次数,进而降低译码时延。其中,MBi PFSA1算法直接将Bi PFSA算法的后向搜索和前向搜索并行化处理;MBi PFSA2算法在MBi PFSA1的基础上,改变了后向搜索停止的条件,使得启发函数的信息更新更加准确,有利于进一步减少搜索次数。最后从理论上证明了两种方案具有和Bi PFSA相同的最优性,即保证在算法结束时能够找到一条最大似然咬尾路径。在不同帧长情况下对提出的译码算法进行仿真,结果显示这两种方案的译码准确度与Bi PFSA算法相差不大。算法的时间复杂度主要体现在路径扩展次数的多少,通过对仿真过程中算法的路径扩展次数进行分析,可知提出的两种并行算法相对Bi PFSA算法减少了译码时延,且随着信噪比的降低,两种并行算法对时延的改善效率会提高。当然,并行处理后向和前向搜索需要更多的计算和空间资源。根据对堆栈内存储路径的数量分析,可知并行的特性使得两种算法的空间复杂度较Bi PFSA算法更高,且随着信噪比的降低,这种现象更加严重。综上,本文提出的两种并行算法在增加空间和计算复杂度的代价下取得了对译码时延的改善。