随着雷达信号处理技术的发展,雷达系统对数字信号处理器的性能提出了更高的要求,包括需要更多的片内资源和更快的处理速度等。现场可编程逻辑门阵列(FPGA)拥有并行处理结构、可配置型IO引脚以及丰富的DSP硬核资源,可以更好的完成雷达信号处理的任务。因此,FPGA正逐步成为雷达信号处理系统的核心器件。雷达信号处理系统中多采用PCI、VME等并行总线技术。随着雷达任务对信号及数据运算处理速度、总线带宽、工作环境等需求不断提高,基于传统并行总线的雷达信号处理系统已经很难满足实际研制发展的要求。而基于VPX串行总线标准的信号处理平台具备强大的信号处理能力、I/O能力及高性能网络交换能力,因此VPX总线将发挥出其巨大优势,未来雷达系统将会越来越多的采用VPX总线标准。本文基于一维DBF雷达工程项目,设计构架了雷达信号处理分系统,整个系统基于当前最新的VPX高速串行总线,结合高性能的FPGA处理器进行强大的信号处理功能,为雷达系统组建了高性能的通用并行计算平台。系统要求将更多的信号处理任务在FPGA中完成,使系统设备量、体积和重量得到极大改善。本文对系统内的信号处理流程进行了详细阐述,并对其进行了Matlab仿真,包括脉冲信号生成、数字下变频、脉冲压缩、动目标处理、恒虚警检测以及数字波束形成等；对采集到的回波数据用Matlab完成算法验证；在FPGA中实现了DBF波束形成和信号处理等一系列功能；在系统进行整机联调时为了抗同频异步干扰,加入了反异步处理；为了对低速运动杂波进行有效的抑制,研究了一种基于FPGA的雷达杂波速度谱图的实现方法。最后,本文研究设计的信号处理分系统在实际雷达系统中得到了很好的应用。