本文首先系统性介绍了国内外高速解调接收机的研究及发展状况。其次介绍了高速解调器的关键技术及具体实现,包括并行数字下变频、匹配滤波、时钟恢复、载波恢复以及均衡和纠错等技术,根据详细的公式推导和简化,建立了电路实现结构模型。接着给出了各部分电路的详细设计,并给出设计中采用的FPGA,ADC,以及模拟前端等关键器件的性能分析,最终完成高速解调器的整机设计,对整机指标进行了测试完成结果分析。高速解调接收设备可实时接收高分卫星及多种航空飞行器的高速下行信号,是地面接收系统中不可或缺的核心处理设备,本文所设计的高速调制解调器,支持双通道的解调,每通道解调速率达到1Gbps以上,合路可达到2Gbps以上,突破了高速解调的关键技术,缩短与发达国建之间的差距,在高码率遥感卫星和通信卫星数传领域具有很好的应用前景,同时还可以广泛的应用于各种空中或地面的无线高速信息传输系统以及军事通信领域。