随着技术的不断发展,电路的不断复杂,工艺制程的不断进步,从过去的0.5um,0.6um到后来的0.35um,0.15um,0.13um,再到如今的90nm,65nm甚至45nm的由研发阶段到量产阶段。伴随着CMOS栅氧化层的厚度,沟道长度的持续等比例缩小,MOS器件各个电参数变得越发的不稳定,诸如阈值电压漂移,跨导下降、各向漏电流的增加等等。器件的持续恶化会进一步导致工作电流阈值电压退化加速,引起栅氧的击穿,从而最终导致器件的失效。所以不够可靠的栅氧化层,退化过快的器件,这些都已经成为制约集成度进一步提高的重要原因。因此,本文以栅氧化层完整性测试(Gate Oxide Integrity:GOI)以及关于PMOS负向偏压与温度造成的器件不稳定性现象(Negative Bias TemperatureInstability:NBTI)为题展开研究,重点关注GOI及NBTI项目的失效机理、相关可靠性测试方法、流程、分析与线上控制。同时,随着工艺的发展对我们可靠性测试技术也提出了新的挑战。传统的测试方法已经远远不能满足工艺的进步,需要加以改进与完善。因此本文针对深亚微米器件的栅氧漏电模式GOI以及器件的NBTI问题,对其在测试中所面临的一些现象加以研究。并针对这些问题进行的一些必要的测试方法、分析方法上的改进,从而很好的降低干扰能较为准确的对器件进行测试评估。并且结合国外前沿的研究结果及业界标准,形成了一些自己的测试方案、对产品的适时投产、提高可靠性检测的准确率提供了有力的保证。