超高频射频识别技术（Ultra High Frequency Radio Frequency Identification，UHF RFID）不断发展，其应用场合也越来越广泛。在这样的背景下，无线收发机射频前端芯片的设计成为了研究的热点。在超高频射频的前端电路中，基于锁相环的频率综合器电路是其重要的一环，它可以给收发机提供精准、稳定、与基准参考频率成对应倍率的关系的频率信号。鉴频鉴相器（Phase Frequency Detector，PFD）作为锁相环电路的关键模块影响频率综合器整体的稳定性与精度；电荷泵（Charge Pump，CP）电路在通信系统中有着很广泛的应用，具有低功耗、高速等特点，而且使频率综合器有很宽的频率捕捉范围；分频器电路是整个频率综合器中非常重要的一个模块，它是频率综合器提供不同高精度频率的前提和关键，本文设计的频率综合器中的分频器模块使用小数分频器实现，具有频率切换速度快、精度高等优点。这些频率综合器的关键模块的设计和优化也就成为了当前研究的热点和难点。本文首先介绍了基于锁相环的频率综合器的基本原理，分析了几种常见的实现方法，给出了一种适用于超高频射频识别用的频率综合器的电路设计，并进行了行为级建模与仿真。基于频率综合器整体系统要求，论文讨论了各模块的性能指标要求。在PFD模块中，本文设计完成了一种动态结构的D触发器式PFD，优化了PFD复位时延电路，克服PFD和CP的死区，具有速度快，结构简单的特点。在CP电路中引入了折叠式共源共栅运算放大器和自偏置参考电流源，减小了电流失配的问题，使CP充放电电流高度匹配，具有速度快、充放电电流匹配性好的特点。在分频器电路中本文给出了一种基于双模分频器级联结构的分频器电路，分频比有较大的可拓展性，也使得电路可以更加的具有灵活性，具有低相位噪声、低杂散的特点，加入∑-Δ调制器实现小数分频。本文在模拟集成电路设计要求下完成了PFD、CP和分频器的电路及版图设计，并且给出在0.18μm CMOS工艺条件下各模块电路的前仿真和后仿真结果。PFD电路的各种逻辑功能正确，CP在0.2V到1.6V输出电压范围内失配小于0.1μA，分频器电路实现了在64~127之间的各分频比，加入三阶MASH1-1-1调制器实现小数分频。满足UHF RFID中用频率综合器的设计要求。