本篇论文针对应用于增强现实领域的LCoS芯片低数据位宽显示局限性，设计LCoS芯片图像增强IP硬核，有效改善了数据位宽较低的图象的显示质量。论文在介绍图像增强处理发展的现状基础上，首先对图像增强算法进行系统理论研究，规划出图像增强IP硬核的功能和基本架构，然后既采用Matlab工具软件进行系统级功能模拟，又基于 FPGA平台进行了器件级逻辑仿真，最后采用SMIC_0.18?m_HV工艺技术，按照半定制设计流程完成图像增强IP硬核设计。　　在图像增强算法研究方面，论文实现了包括伽马校正、对比度及饱和度增强等功能在内的实时图像处理流程。更为重要的是论文提出了一种相邻截位量扩散算法，将截位量在相邻像素点间进行处理，算法简单且易于硬件实现，很大程度上提升了低位宽像素数据显示图像质量，对实际应用极具价值。　　在图像增强IP硬核设计过程中，论文提出了基于低位宽像素数据显示的，适配I2C总线的IP核设计，该IP核能够支持并行RGB、YCbCr多种格式信号，接受VGA、SVGA、XVGA、WGA等多种分辨率格式信号的输入，具有图像缩放、Gamma校正、对比度饱和度调整、低位宽数据显示图像平滑化等功能，用户可以根据实际显示情况通过标准 I2C总线对各个功能子模块进行灵活选通配置，参数设置，实现常用分辨率的视频显示。最后在 FPGA验证部分，启用系统验证环境和验证流程，基于FPGA平台对图像增强IP核实现了软硬件协同设计和系统验证。　　本篇论文研究工作基于SMIC_0.18?m_HV工艺技术，采用半定制设计流程进行图像增强IP硬核版图设计及电路仿真、验证，最后得到的完整IP硬核版图面积为2mm×2mm，预计功耗约为26.85mW。