随着高度集成的系统芯片SoC(System-On-A-Chip)成为市场主流,微处理器芯片的测试和调试变得更加复杂。这为传统的调试方法带来以下困难:　　 1.受SoC处理器的封装限制,不能将片内的微处理器信号引出进行直接地调试,使得逻辑分析仪等设备无法进行调试。　　 2.需要微处理器提供操作系统来支持如插入断点、设置观察点等调试功能。增加了额外的开销和调试工具,无法支持内核级调试。　　 3.对于完全基于ROM的嵌入式系统而言,无法实现软件断点的设置和插入条件TRAP指令等调试功能。　　 4.在传统调试模式下,不能以系统时钟运行调试程序,难以定位与时序相关的故障。　　 为了解决上述问题,本文研究了针对SoC微处理器的JTAG片上调试系统结构和工作流程以及主流SoC微处理器的调试原理;探索了开源GDB调试器的设计与实现、调试协议原理和SoPC软硬件协同设计技术。　　 基于上述解决方案和对国内外通用调试器现状的分析,提出一种采用FPGA的通用型片上调试器设计架构,该调试器实现了内核级调试技术和芯片化设计理念,在不改变硬件环境的情况下,通过下载不同的“核”以实现对不同目标微处理器的调试功能;并针对当前主流的ARM7TDMI微处理器实现了该调试器的基本功能,给出了验证结果和成果展示。