在集成电路与系统低功耗、高性能和超小型化封装发展趋势下,三维集成电路及其系统级封装(以下简称：三维系统级封装)已被广泛的认为具有很大的应用潜能。然而三维系统级封装比二维封装结构复杂,导致内部互连电磁干扰益加严重。针对现阶段三维系统级封装中互连面临的高频电磁干扰问题,本论文着重封装基板参数的快速算法优化、转接板的电磁特性精确建模、电磁屏蔽结构设计及去嵌入式测试平台设计四个方面的创新研究,并取得了以下的成果。1)针对基板封装垂直互连结构的信号/电源完整性问题,利用解析算法计算电源地平面的地阻抗,提出了新的镜像算法,提高了高频段解析算法的收敛速度。在此基础上,提出了镜像-模式混合算法,该算法在收敛速度和计算准确度方面优于传统模式算法,在计算资源与速度方面优于通用全波算法。基于这种快速算法计算出的地阻抗,本文将带有互连长线效应和过孔寄生参数的完整基板回路等效电路模型进行了拓展和验证。2)针对三维系统级封装中转接板内部的硅通孔进行高频电磁特性精细建模。在硅通孔基本物理等效电路建模的基础上,引入金属-氧化层-半导体结构的精细建模方法,进一步提出金属-半导体结构的应用条件和对应的等效模型。特别是,提出硅转接板衬底内地TSV和硅衬底有欧姆接触或肖特基接触时的高频等效电路模型。3)基于金属-半导体直接接触的精细模型,本文提出利用重掺杂环结构形成地TSV和硅衬底直接欧姆接触,实现了提高四端口传输线屏蔽效能的目的,改善效果最高可达10dB。进而提出等效电导率区域建模方法,分析该结构的适用和失效条件。以大规模阵列TSV为例,提出了地TSV直接接触硅衬底结构的设计规范,再进一步提出和利用水平再布线层实验验证屏蔽结构设计理念的正确性,并取得了最高可达20dB的串扰噪声抑制效果。4)本文提出了基于冗余阵列TSV屏蔽结构的精确去嵌入方案,兼容于现有TSV工艺。这种冗余TSV屏蔽结构可显著减小垂直TSV和水平RDL之间的电磁串扰,仿真结果显示该方案可提高去嵌入精度达十几个百分点,具有较高实用性。