近年来，随着集成电路工艺尺寸降到14nm甚至更低，设计高性能低功耗多核处理器已变得迫切而又艰难。由于多核处理器片上供电系统(on-chip power delivery system，PDS)以及其内部的电压转换器直接负责为各个内核负载配电，是动态电压调节(dynamic voltage scaling，DVS)技术的依托，其设计在总体上决定了芯片功耗。因而，设计效率优化的电压转换器已成为学术界和工业界在低功耗设计领域的研究热点之一。开关电容电压转换器由于具有输出电压摆幅大、低输出电压时效率高于低压降转换器(low dropout converter,LDO)、比电感器件易于集成等优点，已被Intel、IBM等厂商用于最新一代的处理器供电系统设计中。但是由于开关电容电压转换器通过晶体管开关的切换控制电容充放电，为负载提供电荷，因而一直具有不可忽略的功率传输损耗(power loss)。近年来，其他研究人员提出了很多设计方法，从各个层面或角度降低开关电容电压转换器的功耗，提升其功率效率（power efficiency）。但是，前人的研究多是基于单个电压转换器的部分优化，并且多数优化并不能保证负载的最低电压需求;而一些研究者在多核场景下，对电压转换器的优化更关注其分布而非其自身设计。　　本文提出了一种多核供电系统效率优化的设计方法，通过建立系统级效率与系统内所有开关电容电压转换器设计之间的数学模型，在系统总电容和负载需求等约束条件下，优化每个开关电容电压转换器的电压转换比率选择、转换电容值、晶体管开关尺寸和切换频率，最终达到优化系统效率的目的。实验结果表明，通过优化电压转换比率和电容值，系统效率提升可达10～20％;并且，使用本文提出的全局优化方法优化一个含有16个电压转换器的PDS系统，效率可达78％以上。