无线通信领域的繁荣极大地促进了射频通信芯片研究的发展。负责产生本振信号的频率综合器是RF前端芯片中的核心模块之一，其性能对整个无线射频收发系统的信噪比、灵敏度、抗干扰性能等都有重大影响。如何实现低功耗、低成本、适用于多模RF通信应用的高性能频率综合器仍然是国内外研究的前沿热点和难点。　　论文对应用于多种无线通信系统的高性能RF锁相环频率综合器进行了研究。论文的主要贡献及创新性成果如下：　　1.论文深入研究了电荷泵型锁相环频率综合器的环路相位噪声优化技术，提出了一种基于降低各子模块噪声、降低各子模块噪声传输增益、选取最优环路带宽的降噪理论方法，并将其应用于设计实践，完成了一款用于IEEE802.11b/gWLAN的低噪声锁相环电路。测得该锁相环所有15个信道的相位噪声在带内(10kHz～100kHz)都小于-98.6dBc/Hz，带外都小于-119.5dBc/Hz@1MHz，均方积分噪声(100Hz～10MHz)都小于0.48°，优于近年来报道的同类工作，充分验证了降噪理论的正确性和实用性。　　2.压控振荡器是频率综合器的核心模块。论文详细研究了压控振荡器的LTI、NTI和LPTV三种噪声模型，结合文献调研和自身设计经验，总结并提出了一套压控振荡器的噪声优化技术。并以此为理论指导，完成了两个频率调谐范围分别为1.44～1.84GHz、2.9～3.3GHz的低噪声LCVCO电路，测试表明两者开环振荡的相位噪声分别达到-127.4和-121.1dBc/Hz@1MHz，FOM值分别高达188.6dB和187.2dB。　　3.论文对分数PLL的分频器实现及分数杂散抑制技术进行了细致研究，并运用基于∑-△调制的噪声整形技术，提出了两个结构分别为MMD式和吞脉冲式的分数分频器电路，分别用于MLAN收发机和双模卫星导航定位接收机。测试表明，两者构成的PLL的输出信号频谱的分数杂散分别为-60.6dBc和-62dBc，均满足应用指标要求。　　4.论文基于TSMC0.13μmCMOS工艺，设计了两款分别应用于IEEE802.11b/gWLAN收发机芯片和双模(CompassandGPS)卫星导航定位接收机芯片的高性能锁相环频率综合器。这两款芯片目前都已进入产品化阶段，具有良好稳定的系统性能。测试数据表明，其中频率综合器的各项性能指标均满足系统要求，达到与国际主流设计相当的水准。