论文部分内容阅读
SOI（Silicon On Insulator）高压集成电路因其高速、低漏电、易隔离、抗辐照等优势得到了广泛的应用，并已成为功率集成电路（Power Integrated Circuit, PIC）重要的发展方向。作为SOI高压集成电路中的核心器件，常规SOI LDMOS（LateralDouble-diffused MOSFET）击穿电压和比导通电阻的矛盾关系限制其在大功率领域的应用。RESURF技术是提高耐压并缓解BV~Ron矛盾关系的典型技术，经历了SR（Single RESURF）、DR（Double RESURF）、TR（Triple RESURF）技术的发展历程。然而，已有文献侧重研究器件的表面电场，缺乏对器件纵向电场的理论深入分析。同时，对体硅TR LDMOS的模型也过于简单，并未指出P型埋层的深度、厚度以及掺杂浓度对器件特性的影响，关于SOI TR LDMOS的器件结构以及耐压模型也未见报道。另一方面，国际上提出槽型LDMOS结构以缩短器件的横向尺寸并进一步降低比导通电阻。然而目前缺乏针对该类结构的理论研究，特别是槽区宽度、深度和介电系数对电场分布、耐压特性以及导通电阻的影响亟待研究。本文围绕SOI LDMOS的耐压问题，从耐压机理、器件结构以及耐压解析模型三个方面展开研究。提出了两类模型和一个新结构，即：提出高压SOI器件TR耐压模型并统一了SOI及体硅RESURF条件；同时，提出槽型SOI LDMOS耐压解析模型，给出了设计槽区深度、宽度以及介电系数的普适方法，并对槽型SOILDMOS进行了实验；提出高压SOI变k介质槽型LDMOS新结构，在常规槽型LDMOS的基础上，进一步优化了击穿电压和比导通电阻的矛盾关系。1.提出高压SOI器件TR耐压解析模型。本文提出高压SOI器件TR耐压模型。该模型考虑了P型埋层对器件电场的调制作用，获得了其表面电场以及纵向电场的解析式，并根据优化表面电场条件以及优化纵向电场条件获得了其RESURF判据以及纵向击穿电压表达式。研究了SOI TR LDMOS的P型埋层深度、厚度以及掺杂浓度对器件耐压特性及导通电阻的影响，当P型埋层厚度较薄且位于漂移区中部时更优，由此得到简化的SOI TR条件。相对于SOI SR LDMOS，TR LDMOS可在相同击穿电压下降低50%的比导通电阻。在TR模型的基础上，建立高压SOI器件MR（Multi-RESURF）耐压模型。MR LDMOS可在TR LDMOS基础上进一步降低比导通电阻，但需牺牲一定的击穿电压为代价。基于硅栅自对准CMOS工艺，在顶层硅厚度3.5μm，埋氧层厚度1μm的SOI材料上研制出击穿电压为150V的SOI TR LDMOS器件。2.统一了SOI及体硅LDMOS的RESURF条件。对SOI TR耐压模型进行推广，统一了SOI及体硅LDMOS的RESURF条件，进一步完善了RESURF理论。获得了SOI SR、DR、TR LDMOS的表面及纵向电场解析式，并由此得到SOI LDMOS统一的RESURF条件及纵向击穿电压表达式。统一的RESURF条件揭示了体硅及SOI LDMOS的区别和联系，并指导横向高压器件的设计。3.提出高压SOI槽型LDMOS耐压模型和普适的槽区设计方法。槽型LDMOS的槽型区域沿纵向折叠漂移区，缩短器件的横向长度，进一步降低比导通电阻。通过求解二维泊松方程以及拉普拉斯方程，获得了槽型SOILDMOS表面电场解析式和RESURF判据。研究了槽型SOI LDMOS槽区宽度、深度、漂移区厚度及埋氧层厚度对器件耐压特性和导通电阻的影响。槽型SOILDMOS的击穿电压取决于三个耐压的最小值，且三者值相等时最优：槽区横向耐压；折叠漂移区耐压；漂移区和埋氧层共同承担的纵向电压。采用SDB工艺制备了SOI材料，并在顶层硅厚度5μm，埋氧层厚度1μm的SOI材料上研制出击穿电压170V~190V的SOI槽型LDMOS。本文还研究了槽型LDMOS槽区介电系数对器件特性的影响，提出普适的介质槽区设计方法，即：深而窄的槽适合用低介电系数材料填充，浅而宽的槽适合用高介电系数材料填充，得到了槽介质k值的优化范围。4.提出高压SOI变k介质槽型LDMOS新结构。该结构的槽区介电系数从顶部到底部逐渐增加。利用槽顶部的低k介质增加表面电场强度，并减小器件的横向尺寸；底部高k介质提升槽平均k值，增加优化的漂移区浓度。以上两方面作用提高器件耐压并降低比导通电阻。仿真表明450V级SOI变k介质槽型LDMOS的比导通电阻比常规槽型LDMOS低23%~31%。