宇宙空间和地面辐射环境中存在着大量的高能辐射粒子，应用其中的电子器件若被辐射粒子轰击可能会发生辐射效应。对于广泛应用的存储器来说，单个辐射粒子入射电路中的敏感单元，将会引起该单元的逻辑值发生翻转，发生单粒子翻转现象，产生软错误，继而引发系统的可靠性问题。因此，抗单粒子翻转加固是辐射环境下应用的存储器可靠性设计中必须考虑的问题。当集成电路特征尺寸步入纳米领域后，一次单粒子翻转事件可能会造成多个单元同时发生翻转，引发单粒子多单元翻转。这种现象随着器件尺寸的持续缩小而愈发严重，已经成为存储器抗单粒子翻转加固设计所面临的挑战之一。　　在多种抗单粒子翻转存储器加固技术中，采用错误纠正码（Error Correction Codes，ECCs）的系统级加固技术可以有效地处理单粒子翻转造成的软错误，针对不同应用情况设计不同的 ECCs 加固技术已成为目前该领域的研究热点。本文针对基于 ECCs 的存储器抗单粒子翻转加固设计展开研究，根据不同辐射环境及不同应用需求，研究能有效处理单粒子翻转且冗余低的加固方法，主要内容包括以下三个方面：　　（1）低冗余矩阵码加固方法研究。本文研究了一种可以调节邻近错误纠正能力且硬件冗余较低的矩阵码构造方法。首先，将数据在逻辑上划分成二维矩阵形式，在矩阵的每一行采用水平的错误探测码和汉明码，每一列采用垂直的错误探测码，结合二个方向构成矩阵码。随后，通过设计新的数据矩阵布局优化方案，达到较高的纠错能力。采用校验位共享原则及相应的译码算法，降低校验位的个数，达到低冗余的目的。同时，给出了数据矩阵维度与校验位个数、纠错能力之间的关系。最后对低冗余矩阵码进行了功能验证和纠错能力分析，设计并实现了采用该码加固的抗单粒子翻转存储器，对其电路性能进行了评估。结果表明，提出的低冗余矩阵码加固方法能以较低的冗余硬件开销为存储器提供较高的抗单粒子翻转能力。该码可以通过对数据矩阵维度的调整，以消耗不同个数的校验位来达到不同程度的纠错能力，为芯片设计者提供更多的选择。　　（2）低冗余正交拉丁码加固方法研究。本文研究了一种直接适用于典型存储器数据宽度的低冗余扩展正交拉丁码构造方法，可以纠正多个随机错误。首先，研究了正交拉丁码奇偶校验矩阵的构造规则和一步大数逻辑译码算法。在此基础上，提出了针对典型存储器数据宽度且满足一步大数逻辑译码规则的低冗余扩展正交拉丁码构造方法。随后，设计并实现了采用该方法加固的抗单粒子翻转存储器，并对其电路性能进行了评估。结果表明，相对于传统的缩短正交拉丁码，该方法在保持纠正能力不变的同时消耗更少的校验位个数，带来的冗余硬件开销更低。然后，为了扩展正交拉丁码的纠错能力，基于奇偶校验矩阵的优化和译码方法的微调，提出了纠正两位随机错误和三位邻近错误的DEC-TAEC（Double Error Correction-Triple Adjacent Error Correction）低冗余正交拉丁码构造方法。最后，对该方法进行了功能验证，并对译码器进行了电路实现和性能分析。结果表明，相较于同类技术，DEC-TAEC低冗余正交拉丁码译码器在电路面积、延迟和功耗方面更具有优势，更适用于高速存储器抗辐射加固领域的应用。　　（3）SEC-DED（Single Error Correction-Double Error Detection）码的错误探测优化研究。SEC-DED码可以纠正单位错误并探测两位随机错误，属于汉明类似码，这类码的纠错检错能力依赖于奇偶校验矩阵的向量元素且一般与校验位个数成正比。SEC-DED码探测错误的速度较快，基于对校正子重量的奇偶性判断即可判断。本文首先研究了 SEC-DED 码的奇偶校验矩阵构造规则与检错纠错能力的关系。然后设计了将其探测能力扩展为三位邻近错误的奇偶校验矩阵约束条件，提出了一类纠正单位错误、探测两位随机和三位邻近错误的SEC-DED-TAED（Single Error Correction-Double Error Detection-Triple Adjacent Error Detection）码的构造方法，并利用算法搜寻到了满足条件的奇偶校验矩阵。随后，对其进行了电路实现和性能分析。结果表明，该码在不需要增加校验位个数的同时，具有比现有同类技术更低的硬件开销和译码速度，更适用于一些利用快速错误探测来触发刷新等故障处理机制的存储器应用。最后，针对采用此类错误探测码加固的存储器提出了一种故障安全加固方法。该方法不需要改变硬件 ECCs 的译码器电路，作为故障处理程序以软件实现，可以在 ECCs 探测到错误时，检测数据中关键信息位的正确性。若检测出关键信息位正确，则相应模块可以继续正常工作，避免每次 ECCs 探测到错误都会触发系统内部故障处理机制的情况，减少刷新等措施的次数，提高系统的工作效率。