信息技术的飞速发展,已使当今世界全面进入信息化社会,未来社会将会成为一个信息经济社会。大到国家小到企业甚至个人,衡量其竞争实力的强弱,不仅仅看它的物质财富,更要看其拥有的信息资源及获取信息的速度。“信息高速公路”的建设离不开光通信的发展,而硅基光电集成就是重要的可行途径。Si衬底作为载体,导热性能优良,成本低,晶圆尺寸大,技术成熟;Ⅲ-Ⅴ族光电材料如GaAs具有很高的载流子迁移率,可以满足高速器件的需求。因此,如何更好地集成Si衬底和GaAs基光电器件,吸引了众多研究者的关注。然而,在Si衬底上外延生长GaAs材料仍然面临着晶格失配、热失配和极性失配的挑战,由此形成的缺陷会使GaAs材料的电学性能和光学性能大打折扣。本实验室通过GaAs/Si外延生长实验发现,使用图形衬底可以减小外延片的热应力,也可以有效阻挡GaAs外延层中的位错,进而获得高质量的GaAs薄膜。但是实验基础上的应力测试结果,可能已经部分弛豫,也可能是综合了晶格失配应变的结果。而且,实验室测试手段只能获取某些特定位置的应力值,对整个GaAs外延片的应力分布没有直观的认识。本文研究了平面衬底及纳米图形衬底GaAs/Si材料的热应力分布,重点研究了图形衬底对于GaAs/Si材料的热应力的改善作用及其优化。论文的主要工作和成果如下:1.以实验室前期研究为基础,探索了 GaAs/Si材料的热应力分布。依据材料力学理论及其衍生公式,了解了 GaAs/Si薄膜中的应力状态及分布,认识了 GaAs/Si薄膜中的热应力产生机制及其性质、特点。2.采用COMSOL Multiphysics软件,建立了本课题研究工作模型,选取了合适的物理场及边界条件,完成了数值模拟和数据结果处理。并与理论计算结果对比,验证了数值模拟计算的准确性。3.建立了平面衬底GaAs/Si材料模型,分析了所建模型的热应力分布。研究发现:Si衬底承受压应力,GaAs薄膜承受张应力;GaAs薄膜层中,越接近GaAs/Si交界面的位置,应力张量越大;但整个GaAs薄膜层中的应力水平波动不大,应力值相差很小。4.研究了图形衬底GaAs/Si的热应力分布特性。计算发现,图形衬底可以减小GaAs/Si材料的热应力。相对于平面衬底,其热应力减小了 83%,但是仅仅局限在图形区域,其他区域的热应力与平面衬底的对照组无明显差异。此外,以减小热应力为目的,优化了图形衬底GaAs/Si材料的结构参数。研究发现SiO2掩膜厚度越厚、GaAs窗口区越窄、SiO2掩膜越宽,图形区域GaAs层的热应力越小。