集成电路具有体积小、可靠性高、性能好、成本低、便于大规模生产的特点。随着微电子技术的发展,集成电路在军事、通讯、医疗器械等方面得到了广泛的应用。CMOS工艺在不断发展,电源电压和晶体管沟道长度在不断减小,低功耗、低成本、线性度高、宽带以及高增益调节范围的CMOS可变增益放大器的设计越来越重要。本文首先介绍CMOS可变增益放大器设计的国内外研究水平以及主要应用领域。详细阐述了基于模拟乘法器的VGA、基于可编程跨导器的VGA、基于可编程负载的VGA、基于可编程反馈的VGA以及基于可编程衰减器的VGA。结合设计拟达到的技术指标,确定采用基于可编程衰减器的VGA作为设计方案,即采用恒定增益运算放大器与可编程衰减网络级联的方式实现VGA。运算放大器是本文中可变增益放大器的核心电路。本文详细分析了各类运算放大器的结构,分析这些运算放大器的优缺点,由此确定本文设计所采用的运算放大器结构:第一级采用差分放大电路,并采用了自偏置高摆幅电流沉设计提高输入级的摆幅;第二级采用了双共源共栅放大电路的设计,改善了运算放大器频率特性;第三级采用了源极跟随器作为输出缓冲级降低了输出阻抗,提高了电路的驱动能力。经过一系列理论计算以及仿真,输入级差分放大电路、双共源共栅放大电路、源极跟随器等电路的设计基本达到了设计指标要求。可编程衰减网络设计中采用数字控制方式,提高了VGA电路的可靠性和控制精度。该衰减网络由数字控制字发生器和R-2R衰减网络以及一组MOS管开关电路组成。在设计中,借鉴数字集成电路中基于标准单元的设计方法,采用硬件描述语言设计数字控制字产生电路,经逻辑综合生成相互连接的与门、与非门、或非门及非门电路。经过功能验证、晶体管级电路验证后,该电路可以实现数字控制字的功能。本文最后阐述了版图设计的相关知识,并对运算放大器以及可编程衰减器进行了版图设计。最终成功设计了一款应用于低中频、高增益、以dB量程变化的VGA。本设计是基于Cadence EDA平台,采用JAZZ半导体公司的0.35μm SiGeBiCMOS工艺(SBC35)。VGA的工作电压为3.3V,调节范围为35～77dB,步长为6.02dB,3dB带宽为4.46MHz,静态功耗为11mW。