浮点运算的一个重要特点就是其运算规模庞大,需要耗费大量CPU资源,而且运算的时间相当长。而当今许多计算密集型运算,例如实时信号处理等,都需要针对浮点数的快速算术运算。单纯的浮点加法和乘法已经远远不能满足数字计算的需求。因此对高性能浮点除法和浮点复合乘加运算等相对复杂的浮点算术部件的要求就显得日益重要起来。在本论文中,我们从体系结构和计算机算术的角度提出并分析了三种浮点算术部件,包括双精度浮点加法器,单精度浮点除法器和双精度浮点复合乘加器,完成了从算法选择、体系结构研究到RTL级代码编写、功能仿真、逻辑综合等工作。本设计可以方便地应用于不同的工艺库,并且可以作为FPU或者专用数字信号处理器的IP核。 本论文提出了以下若干具有一定创新性的设计: 在浮点加法器的设计中,通过增加一个解码器和一些简单的逻辑,实现了对高速处理非规格化数的支持。另外,采用了规格化位移后对先导零误差进行误差调整的方法,减小了PENC的规模。在浮点除法器的设计中,采用了基于高阶Talyor级数展开的算法,并且引入冗余数乘法器对其进行优化,减小了关键路径的延时。在浮点FMAF的设计中,采用了一种新型的将先导零预判器与规格化单元相结合的结构,优化了设计。